TW201013284A - Array substrate for thin film transistor - Google Patents

Description

.201013284 六、發明說明： 【發明所屬之技術領域】 本發明係關於恰當地被應用於液晶顯示裝置等之顯示 裝置之可高開口率化及高精細化之薄膜電晶體陣列基板。 【先前技術】 以往的液晶顯示裝置例如日本專利公開2004-341185 號公報所揭露，其被構成爲具備：薄膜電晶體，其具有複 數條掃描線及信號線、畫素電極、在掃描線和信號線之各 〇 交點附近被設置成與掃描線連接的閘極電極、被設置成與 信號線連接的汲極電極、以及被設置成與畫素電極連接的 源極電極；補助電容線，其藉由與畫素電極重疊的部分來 形成補助電容部；對向電極；以及液晶，其被設置在各畫 素電極和該對向電極之間。 在此液晶顯示裝置中，薄膜電晶體之與畫素電極連接 的源極電極和與信號線連接的汲極電極的配對被沿著掃描 線的排列方向設置。 ® 此外，源極電極係被形成爲與沿著掃描線而平行延伸 的台座部成爲一體，而台座部和畫素電極係經由在此台座 部上之絕緣層所設置的接觸孔而相連接，藉此畫素電極與 源極電極相連接。 在這種液晶顯示裝置中，在掃描線以及信號線上隔著 第1絕緣膜而設置補助電容部，並藉由此補助電容部來覆 蓋掃描線以及信號線。在此補助電容部上隔著第2絕緣膜 來形成畫素電極。藉此’可重叠配置掃描線、信號線及薄 -4- .201013284 膜電晶體和畫素電極而將畫素電極的間隔窄化至其加工極 限爲止，實現了高開口率化。 另一方面，在日本專利公開2002-098993號公報中， 揭露了具備所謂三角（delta)排列之畫素電極的液晶顯示裝 置。在此液晶顯示裝置中，當將交互錯開而配置之相同顏 色的畫素電極連接於信號線時，以薄膜電晶體之閘極電 極、汲極電極及源極電極的配置方向作爲行方向，使汲極 電極從信號線朝向列方向突出，所以在源極電極附近形成 Φ 例如L字狀的溝槽。此L字狀的溝槽係在形成含有汲極電 極的信號線及源極電極的時候，由於光阻膜的存在而深達 某個程度，將此光阻膜作爲遮罩而蝕刻金屬膜的時候，蝕 刻液容易滯留於上述L字狀的溝槽內。因此會有發生加工 不良之虞，視情況甚至在包含汲極電極之信號線及源極電 極之間會有發生短路的情況。 因此，在日本專利公開2002-098993號公報的液晶顯 示裝置中，將信號線之側緣原封不動利用來作爲汲極電 ® 極，同時，相對於汲極電極，在掃描線的方向上配置源極 電極，並排除前述L字狀之溝槽。 藉此，在形成汲極電極、與該汲極電極連接之信號線 以及源極電極的時候，將光阻膜作爲遮罩來蝕刻金屬膜的 時候，蝕刻液不會滯留，能夠迴避加工不良、汲極電極和 源極電極之間的短路。 【發明内容】 [本發明欲解決的課題] 201013284 然而，在日本專利公開2004-34 1 1 85號公報所示的液 晶顯示裝置中，進一步進行髙精細化時，劃分畫素之掃描 線及信號線的間距狹小化至例如低於20μπι之程度時，在 鄰接的信號線之間，在掃描線的方向上直線狀配置薄膜電 晶體的源極電極和汲極電極將變得困難。 於是，考慮到如第7圖所示之液晶顯示裝置1的構成。 亦即，液晶顯示裝置1係具備：複數條掃描線2，其被配 置成沿著列方向；複數條信號線3，其被配置成沿著行方 ® 向；複數個薄膜電晶體4，其被配置在由掃描線2及信號 線3所劃分之每個區域；畫素電極5’其經由接觸孔而被 連接於各薄膜電晶體4的源極電極4a;以及補助電容電極 6，其隔著絕緣膜（未圖示）而被設置在畫素電極5和掃描線 2及信號線3之間。 在此情況下，爲了因應鄰接之信號線3間的狹小間 距，薄膜電晶體4之源極電極4a及汲極電極4b被沿著信 號線3之方向配置’而且薄膜電晶體4的閘極電極4c係由 ® 掃描線2之一部分所構成。另外’在信號線3當中與掃描 線2交叉的部位，信號線3之線寬變寬’且被延伸設置直 到閘極電極4c上並構成平面視點爲L字狀的連接部3a° 且作爲在此連接部3a當中從信號線3與掃描線2之長邊方 向平行地突出之部分的尖端部，上述汲極電極4b被形成爲 與信號線3成爲一體。 因爲藉由此L字狀的連接部3a來形成三方被包圍的凹 部區域4g，所以與前述日本專利公開2002-098993號公報 .201013284 相同，在形成信號線3、汲極電極4b的時候，形成包含連 接部3a及汲極電極4b的凹部區域4g時之蝕刻液或蝕刻後 的洗淨液會滯留於此凹部區域4g ’視情況會有洗淨後依然 殘留而發生加工不良、乾燥不良等之虞。 不過，在此液晶顯示裝置1中，因爲由掃描線2之一 部分構成閘極電極4c’信號線間之間距狹窄，所以爲了迴 避這種凹部區域 4g，便難以採用如同曰本專利公開 2002-098993號公報的構成。 ❹ 另外，雖然因應狹小間距而將各信號線3支線寬窄化 至例如3μιη程度，但是因爲在與掃描線2交叉之處附近在 列方向上配設了掃描線2，所以產生隆起，且因爲越過掃 描線2而形成信號線3，所以會擴大沿著信號線3之長邊 方向的連接部3a的部分之寬度來防止所謂的段落切斷。因 此，信號線3的狹小化受到限制。 此外，雖已知有反過來配置汲極電極和源極電極，並 將源極電極連接於信號線的同時，汲極電極被連接於畫素 ® 電極之構成的液晶顯示裝置，但在這種構成的液晶顯示裝 置中也有同樣的問題。 有鑑於上述課題，本發明之目的在於提供因應高開口 率化及高精細化之薄膜電晶體陣列基板。 [用於解決課題的手段] 藉由本發明，提供一種薄膜電晶體陣列基板，其具有： 複數條掃描線；絕緣膜，其被形成爲覆蓋前述掃描線；複 數條信號線，其被設置在前述絕緣膜上，且具有隔著前述 201013284 絕緣膜而與前述各掃描線交叉的交叉部；複數個薄膜電晶 體，其分別具有半導體層、閘極絕緣膜、與前述掃描線連 接的閘極電極、汲極電極以及源極電極；複數個中繼電極， 其分別具有第1叠合部、第2疊合部及連接部分，且電氣 連接前述信號線和前述汲極電極，而第1叠合部係被設置 在前述信號線之至少前述交叉部上且具有與前述信號線之 前述交叉部的長度相同或者更長的長度，第2疊合部係被 形成在前述汲極電極上，且連接部分將前述第1叠合部和 e 前述第2叠合部連接；以及畫素電極，其被連接於前述各 薄膜電晶體的前述源極電極。 另外，藉由本發明，提供一種薄膜電晶體陣列基板’ 其具有：掃描線；下部絕緣膜，其被形成爲覆蓋前述掃描 線；信號線，其被設置在前述下部絕緣膜上，且具有隔著 前述下部絕緣膜而與前述掃描線交叉的交叉部；畫素電 極，其被配設爲鄰接於前述掃描線和前述信號線；薄膜電 晶體，其具有半導體層、閘極絕緣膜、以及與前述掃描線 w 連接的閘極電極、汲極電極以及源極電極；中繼電極，其 具有第1疊合部且電氣連接前述信號線和前述汲極電極， 而第1疊合部係被設置在前述信號線之至少前述交叉部上 且具有與前述信號線之前述交叉部的長度相同或者更長的 長度；台座部，其具有形成於前述源極電極的叠合部、以 及與前述信號線之延伸方向平行且從前述疊合部延伸出去 的本體部；上部絕緣膜，其被形成爲覆蓋前述薄膜電晶體， 且具有露出前述台座部的前述本體部之一部分的開口部； 201013284 以及畫素電極，其被設置在前述上部絕緣膜上，且經由前 述開口部而與前述台座部之前述本體部相連接。 [發明的效果] 藉由本發明的薄膜電晶體陣列基板，連接於信號線的 汲極電極係與信號線分離。信號線和汲極電極雖具有藉由 中繼電極而連接的構造，但中繼電極係被形成於與信號線 及汲極電極相異之層。因此，形成信號線和汲極電極時， 因爲凹部區域不存在，所以能抑制因蝕刻液之滯留所引起 © 的加工不良等的發生。 【實施方式】 以下，參照圖面來詳細說明本發明的實施形態。在各 圖中，相同或者對應的構件則使用相同的符號。 第1A圖係表示被應用於液晶顯示裝置等之作爲本發 明之一實施型態的薄膜電晶體陣列基板之構成的示意平面 圖，第1B圖係第1A圖之IB-IB線截面圖，第1C圖係第 1A圖之Ic—Ic線截面圖。 ® 如第1A圖、第1B圖所示，實施形態的薄膜電晶體陣 列基板10具備：透明基板11，其由玻璃等的透明材料所 組成；掃描線1 2，其被形成爲在透明基板1 1上於列方向 上延伸且被配設成相互平行並列；絕緣膜21，其被形成爲 覆蓋掃描線12;信號線13，其被配設成在透明基板11上 於行方向上延伸且相互平行並列；薄膜電晶體14，其等分 別被配設在各掃瞄線12與各信號線13所劃分之每個區域 中各掃瞄線12與各信號線13之各交點附近；各畫素電極 201013284 15，其等分別和掃瞄線12與信號線13鄰接，亦即其等被 配設在各掃瞄線12與各信號線13所劃分之每個區域中， 並與薄膜電晶體14連接：以及補助電容電極16，其被配 置在掃瞄線12及信號線13與畫素電極15之間。在此，絕 緣膜21係包含後述的閘極絕緣膜。 雖省略了圖示，若要使用此薄膜電晶體陣列基板10來 構成液晶顯示裝置，只要在薄膜電晶體陣列基板10上設置 空間而配置具有對向電極的對向基板，並在各畫素電極和 ® 對向電極之間注入液晶即可。 如第1A圖所示，在薄膜電晶體陣列基板10中，藉由 一對掃描線12及一對信號線13,沿著信號線13之長邊方 向而劃分出細長的區域，此區域對應一個畫素份量，這種 構成係以矩陣狀而被配置在薄膜電晶體陣列基板10上。 掃描線12係由已層積於透明基板11上之A卜Cr等的 第一導電膜所形成。 信號線13係由以下所組成：非晶矽膜13A，其已層積 ® 在SiN等之第一絕緣膜21上；歐姆接觸層13B，其由已形 成於此非晶矽膜13A上之n +非晶矽所組成；以及A卜Cr 等的第二導電膜部分13C’其已形成於此歐姆接觸層13B 上。在本實施形態中’信號線13具有於各掃描線12交叉 的交叉部13D’此交叉部13D的寬度係被形成爲和信號線 13之其他部分實質相同。關於信號線13之交叉部13E>的 述 詳 中 明 說 的 法 4 方 1 造體 製晶 劲 賃 後膜 在薄 係各 度 寬 有 具 極 Igml 獨 極 閘

多 由 於 接 連 其 C -10- 201013284 晶矽膜所組成之半導體層22a、閘極絕緣膜21和掃描線 12;汲極電極14b，其連接於信號線13;源極電極14a， 其連接於畫素電極15;汲極側的歐姆接觸層24a以及源極 側的歐姆接觸層24b，其分別由n+非晶矽所組成。在本實 施形態中，汲極電極14b和源極電極14a係在沿著信號線 13的方向上被配置成直線狀。汲極電極14b係隔著中繼電 極17而連接於信號線13。中繼電極17係被配置成疊合於 汲極電極14b及信號線13上，在汲極電極14b與信號線 G 13之間，設置在作爲第一絕緣膜的閘極絕緣膜21上。此 外，各薄膜電晶體14的閘極電極14c係由掃描線12之一 部分所形成。 畫素電極15係由ITO所構成，並經由接觸孔19而連 接於與薄膜電晶體14之源極電極14a連接的台座部18。 畫素電極15係如第1A圖所示，在平面圖中，被設置 成遍及位於一個畫素周緣的上下之掃描線12及左右之信 號線13之間的整個區域。 ® 補助電容電極16係由Al、Cr等所構成，並形成爲位 於沿著一個畫素之周緣。具體而言，補助電容電極16在平 面視角上形成爲框狀，從上方覆蓋上下的掃描線12和左右 的信號線13以及薄膜電晶體14，此外其內周緣16a係以 一部分重疊於畫素電極15之周緣部的方式被形成於畫素 電極15之外側緣15a的內側。 中繼電極17係由以下而被形成爲一體：第1疊合部 17a，其跨過信號線13之掃描線12的區域’亦即重疊於交 -11- 201013284 叉部13D;延伸部17b’其從此第1昼合部17a之—端沿著 掃描線12的長邊方向而延伸；以及第2疊合部17c，其從 延伸部17b之尖端，與第1疊合部i7a平行地延伸並重叠 於薄膜電晶體14的汲極電極14b。 藉此，中繼電極17係以第1重疊部17a和延伸部17b 和第2疊合部17c來劃分被三方包圍的區域17d。 第1叠合部17a係在上述交叉部丨3D中，沿著信號線 13之長邊方向而擴大。具體而言，第1叠合部17a係如第 Ο 1C圖所示’具有覆蓋與掃描線12之寬度方向的兩側邊 12b、12c對應的絕緣膜21之隆起部13E、13F的長度，第 1疊合部17a係跨過交叉部13D而將信號線13越過掃描線 12之全體區域覆蓋。此第1叠合部17a較佳爲在沿著信號 線13之長邊方向且比交叉部13D之區域還要寬的區域中與 信號線13重疊，並被形成爲比掃描線12之線寬還要長。 關於第1叠合部17a的寬度，將在後述製造方法之說明中 詳述。 ® 第2疊合部17c係被形成爲將在汲極電極14b之寬度 方向，亦即在第1A圖中之掃描線12的長邊方向上的兩側 端面覆蓋。此外，在第1B圖中，則表示了汲極電極14b 之寬度方向的一側端面14d被第2叠合部17c所覆蓋的狀 態。 另外，這些第1疊合部17a、延伸部17b以及第2疊 合部17c係由彼此爲一體之一個導電層所構成，作爲與信 號線13不同形體的導電層，較佳係被形成爲藉由透明電極 -12- 201013284 膜而重疊在信號線13及薄膜電晶體14的汲極電極14b上。 此外，在圖示的情況下，第2疊合部17c雖被形成爲 覆蓋薄膜電晶體14的汲極電極14b全體，但並非侷限於 此，也可以形成爲部分覆蓋汲極電極14b。 台座部18係由以下構成爲一體：第3叠合部18a，其 重疊於薄膜電晶體14的源極電極14a;寬度狹窄的連接部 18b，其從該第3疊合部18a突出於與第2疊合部相反之 側；以及本體部18c，其與該連接部18b連成一體且在左 Φ 右的信號線13之間的區域中被配置在閘極絕緣膜21上， 並沿著信號線13之方向而延伸出去。 台座部18係由與信號線13不同形體的導電層所構 成。具體而言，台座部18係由和中繼電極17相同的導電 性材料所形成，較佳爲藉由透明電極膜所形成。 第3疊合部18a係被形成爲覆蓋在源極電極14a之寬 度方向，亦即在第1A圖中之掃描線12的長邊方向上之兩 側端面。此外，在第1B圖中則表示了與源極電極14a之前 ® 行方向，亦即與寬度方向正交之方向上的一側端面1^被 第3叠合部l8a所覆蓋的狀態。在台座部18當中，第3疊 合部18a係被形成爲重疊在薄膜電晶體14之源極電極14a 上。 台座部18係如第1圖所示，本體部18c之寬度W1被 設定成比第3疊合部18a之寬度W2還要寬。 此外，在圖示的情況下，第3疊合部18a雖被形成爲 覆蓋薄膜電晶體14的源極電極14a全體，但並非侷限於 -13- 201013284 此，也可以形成爲部分覆蓋源極電極14a。 爲了連接台座部18和畫素電極15,在台座部18之中 央上方貫通分別以SiN等所構成之第二絕緣膜25及第三絕 緣膜26來形成接觸孔19,在形成畫素電極15的時候，畫 素電極15之一部分會形成在接觸孔19之內壁以及因接觸 孔19而露出之台座部18的一部分表面。藉此，畫素電極 15係電氣地連接於台座部18。 接著，從第2圖至第6圖表示薄膜電晶體陣列基板 Ο 之製造方法的各步驟。 首先，在第2A圖、第2B圖所示之第一步驟中，在透 明基板11上形成第一導電膜，藉由圖案化遮罩來對該第一 導電膜進行加工，形成包含閘極電極14c的掃描線12。此 外，藉由掃描線12之一部分來構成閘極電極14c。在第1A 圖、第2A圖中，以二點鏈線所示之區域12a來表示閘極電 極1 4c的區域。 然後，從這些掃描線12以及閘極電極14c上，依序形 ® 成由SiN等所構成之閘極絕緣膜21、由非晶矽膜等所構成 之半導體層22、由SiN等所構成之用以形成通道保護膜的 絕緣膜以後，在絕緣膜上設置圖案畫用之遮罩，藉由蝕刻 而形成蝕刻阻擋層23。 接著，在第3A圖、第3B圖中所示的第二步驟中，在 蝕刻阻擋層23及半導體層22的上面，依序形成用於歐姆 接觸的n +非晶矽層24及第二導電膜，在此第二導電膜上 設置用於圖案化的遮罩，藉由蝕刻第二導電膜來形成信號 -14- 201013284 線13的第二導電膜部分13C、源極電極14a以及汲極電極 14b»另外，以信號線13的第二導電膜部分13C、源極電 極14a以及汲極電極14b作爲遮罩，蝕刻n +非晶矽層24 以及半導體層22來形成歐姆接觸層13B、汲極側的歐姆接 觸層24a、源極側的歐姆接觸層24b、以及作爲活性層之由 非晶矽膜所組成的半導體層22a。在此，信號線13係被形 成爲已層積非晶矽膜13A、歐姆接觸層13B以及第二導電 膜部分13C的層積構造，另外，遍及包含與掃描線12交叉 Ο 之交叉部13D的全長都是以相同的線寬所形成。 薄膜電晶體14的汲極電極14b係從信號線13分離， 且被形成爲作爲汲極電極1 4b所必要之最小尺寸。同樣 地，薄膜電晶體14的源極電極14a被形成爲作爲源極電極 所必要之最小尺寸。 藉此，在此時間點，汲極電極14b尙未藉由中繼電極 17而被連接至信號線13。換言之，藉由蝕刻來對汲極電極 14b和信號線13之第二導電層部分13C進行圖案化之加工 ® 就是形成在與信號線13平行之方向上貫通汲極電極14b和 第二導電層部分13C之溝槽槽的加工，而非形成具有與信 號線13正交之方向的導電層之凹部區域I4g的加工。同樣 地’使非晶矽膜13A和汲極側之歐姆接觸層24a分離的加 工以及使非晶矽膜13A和半導體層22a分離的加工也是形 成在與信號線13平行之方向上貫通之溝槽槽的加工，而非 形成具有與信號線13正交之方向的導電層的凹部區域14g 之加工。因此，蝕刻液和蝕刻後之洗淨液就不會因爲與信 -15- 201013284 號線13正交之方向的導電層而無法在與信號線13平行之 方向上流動。亦即，因爲不會發生蝕刻液之滯留' 蝕刻後 的洗淨液之滯留和乾燥不良，所以不會發生加工不良。 爾後，在第4A圖、第4B圖中所示的第三步驟中，從 信號線13、源極電極14a、汲極電極14b上方，遍及整個 表面而形成第三導電膜，在這第三導電膜上設置用於圖案 化的遮罩，藉由蝕刻來形成中繼電極17以及台座部18。 藉此，汲極電極14b係隔著中繼電極17而連接於信號 β 線13，同時源極電極14a係連接於台座部18。 此時，中繼電極17以及台座部18能夠取得與汲極電 極14b及源極電極14a的良好歐姆接觸。 此外，因中繼電極17之第1疊合部17a藉由叠合在信 號線13之交叉部13a上，而發揮作爲信號線13之襯底的 功能。藉此，不會在跨過與掃描線12交叉之交叉部13a的 區域中使信號線13之線寬變寬，能夠排除信號線13之所 謂段落切斷的影響。 ® 在此，敘述關於在信號線〗3之交叉部13D中的中繼電 極17之第1疊合部17a的寬度。在交叉部13D之第1叠合 部17a的寬度就是沿著列方向（掃描線12之延伸方向）的長 度。基本上，交叉部D之信號線13的寬度和中繼電極17 之第1叠合部17a的寬度亦可相同。不過，於在具有隆起 的層上形成配線的情況下，利用在使光阻曝光時的高度偏 差而形成的配線方面，隆起之上面側的寬度會變得比在隆 起之下面形成的寬度還要小。例如，在閘極電極14c之厚 -16- 201013284 度爲180 〇A的情況下，隆起之上面側會縮小Ιμηι左右。因 此，在將信號線13之寬度設爲3 μιη的時候，在隆起的上 面，將信號線之寬度設計成4μιη左右。換言之，信號線13 之交叉部的寬度係被設計成加上了圖案形成時對應隆起而 縮小的份量。這情況在中繼電極17之第1叠合部17a方面 也相同，但因爲中繼電極17之第1疊合部17a並非具有將 信號傳送至前段及後段的功能，所以信號線13之交叉部以 外的部分之寬度即使在上述情況作爲3μπι也無妨。 〇 在此，構成中繼電極17以及台座部18的第三導電膜 係在此蝕刻時，必須不影響信號線13、薄膜電晶體14的 源極電極14a以及汲極電極14b。 滿足這種條件的第二導電膜以及第三導電膜之組合雖 經過各種考量，但作爲第三導電膜，較佳爲使用ITO等之 透明導電膜。這是因爲ITO等的透明導電膜係由於比較薄 的膜厚會呈現良好的隆起被覆性能，所以特別是中繼電極 17之第1叠合部17a適合作爲信號線13之襯底，同時不 ® 會使薄膜電晶體14的立體形狀產生大幅變化，較少有擾亂 配置於其上的液晶胞元之液晶配向之虞。 另外，因爲台座部18是由與信號線13不同的步驟所 形成，所以能夠將台座部1 8之一側緣與信號線1 3之間的 間隔d(參照第4A圖）形成爲比以相同製程來形成台座部18 和信號線13時還要狹小。針對此情況而詳述時，現狀的曝 光機之解析度係2.5〜3.0 μιη左右。因此，在以相同製程來 形成台座部18和信號線13時，在用以形成光阻遮罩的曝 -17- 201013284 光步驟中’必須將台座部1 8之一側緣與信號線1 3之間的 間隔d設爲2.5〜3·0μιη，在台座部18之兩側，則必須有 5·0〜6_0μιη的空間。不過，在本案的發明中，形成信號線 13之後’形成台座部18。換言之，在形成台座部is的步 驟中’將與鄰接之台座部18的間隔設爲2·5〜3_0μπι以上 即可。因爲在台座部18之間介入有信號線13,所以可確 保曝光機之解析度以上的間隔。 因此’台座部18和信號線13之間的間隔d僅藉由對 ® 位裝置之對位精度來決定。不過，因爲對位裝置的對位精 度是Ιμπι以下，所以在台座部18之兩側可設爲2μηι以下 的間隔。如同這般，藉由本案的發明，能夠縮小台座部18 和信號線1 3的間隔，換句話說，能夠縮小信號線1 3的間 距。因此，對於既定面積的顯示面板，能夠排列多數的信 號線，可進一步顯示高精細的畫像》 接著，在第5圖所示之第四步驟中，從中繼電極17、 台座部18上方，遍及整個表面而形成第二絕緣膜25以及 ® 第四導電膜，在此第四導電膜上設置用以圖案畫的遮罩， 藉由蝕刻來形成補助電容電極16。 此補助電容電極16係被形成爲從上方覆蓋掃描線12 以及信號線13，並且避免覆蓋在接下來之第五步驟中形成 的接觸孔19之區域。此外，在圖示的情況下，雖然補助電 容電極16也覆蓋了薄膜電晶體14之上方，但也可以切除 薄膜電晶體14的上方區域。 爾後，在第6圖所示之第五步驟中’從補助電容電極 -18 - 201013284 16之上，遍及整體表面來形成第三絕緣膜26,在第三絕緣 膜26上設置用以形成圖案的遮罩，藉由蝕刻來形成貫通第 三絕緣膜26及第二絕緣膜25的接觸孔19。 在最後的第六步驟中，從第三絕緣膜26之上，遍及整 個表面而形成膜狀之ITO等的畫素電極材料，在該畫素電 極材料上設置用以圖案化之遮罩，藉由蝕刻來形成畫素電 極1 5。 此時，因爲畫素電極材料係在接觸孔19之內壁以及於 〇 接觸孔19的底部露出的台座部18之本體部18c的表面上 形成爲膜狀，畫素電極15係經由接觸孔19而與台座部18 連接，進一步與薄膜電晶體14之源極電極14a連接。藉此， 形成第1A圖所示之薄膜電晶體陣列基板。 本發明並不侷限於上述實施形態，可在專利請求之範 圍所記載的發明範圍內進行各種變化，這些也必須被包含 在本發明之範圍內則是不言而喻。 例如，在上述的實施形態中，薄膜電晶體1 4的源極電 ® 極14a係從台座部18經由接觸孔19而連接於畫素電極 15，汲極電極14b則連接於信號線13，但亦可與此相反， 源極電極14a係連接於信號線13，汲極電極14b則連接於 畫素電極1 5。 本發明的薄膜電晶體陣列基板也可以是在畫素電極和 掃描線及信號線之間，分別隔著絕緣膜而不具備框狀之補 助電容電極16的構成。另外，本發明的薄膜電晶體陣列基 板並非侷限於液晶顯示裝置，也適用於有機EL等之其他的 -19- 201013284 顯示裝置。 【圖式簡單說明】 第1A圖係表示被應用於液晶顯示裝置等之1個畫素份 量的薄膜電晶體陣列基板之構成例的示意平面圖，第1B圖 係IB-IB線切斷截面圖，第1C圖係IC—IC線切斷截面圖。 第2A圖係表示由第1A〜1C圖所示之薄膜電晶體陣列 基板的製造工程之第一步驟的示意平面圖，第2B圖係ΠΒ —ΠΒ線切斷截面圖。 Φ 第3Α圖係表示薄膜電晶體陣列基板的製造工程之第 二步驟的示意平面圖，第3Β圖係mB — mB線切斷截面圖。 第4A圖係表示薄膜電晶體陣列基板的製造工程之第 三步驟的示意平面圖，第4B圖係IVB—IVB線切斷截面圖。 第5A圖係表示薄膜電晶體陣列基板的製造工程之第 四步驟的示意平面圖，第5B圖係VB — VB線切斷截面圖。 第6A圖係表示薄膜電晶體陣列基板的製造工程之第 五步驟的示意平面圖，第6B圖係VIB-VIB線切斷截面圖。 ® 第7圖係模式地表示以往的液晶顯示裝置之1個畫素 份量之構造的圖。 【主要元件符號說明】 10 薄 膜 電 晶體陣列基板 11 透 明 基 板 12 掃 描 線 12a 閘 極 電 極 13 信 號 線 -20- 201013284 參 1 3 A 非晶矽膜 1 3B 歐姆接觸層 1 3C 第二導電膜 1 3D 交叉部 14 薄膜電晶體 14a 源極電極 14b 汲極電極 14c 閘極電極 14d, 1 4e 端面 15 畫素電極 15a 外側緣 16 補助電容電極 16a 內周緣 17 中繼電極 17a 第1疊合部 17b 延伸部 17c 第2疊合部 1 7d 區域 18 台座部 18a 第3疊合部 18b 連接部 18c 本體部 19 接觸孔 2 1 第一絕緣膜 -21- 201013284 22 非 晶 矽 膜 22a 半 導 體 層 23 触 刻 阻 擋 層 24 歐 姆 接 觸 層 25 第 二 絕 緣 膜 26 第 二 絕 緣 膜

-22-

Claims (1)

1. 201013284 七、申請專利範圍： 1. 一種薄膜電晶體陣列基板，其特徵爲具有： 複數條掃描線； 絕緣膜，其被形成爲覆蓋前述掃描線； 複數條信號線，其被設置在前述絕緣膜上，且具有 隔著前述絕緣膜而與前述各掃描線交叉的交叉部； 複數個薄膜電晶體，其分別具有半導體層、閘極絕 緣膜、與前述掃描線連接的閘極電極、汲極電極以及源 極電極； 複數個中繼電極，其分別具有被設置在前述信號線 之至少前述交叉部上且長度與前述信號線之前述交叉 部的相同或者更長的第1疊合部、被形成在前述汲極電 極上的第2疊合部、及連接前述第1叠合部和前述第2 疊合部的連接部分，並連接前述信號線和前述汲極電極 電氣；以及 畫素電極，其被連接於前述各薄膜電晶體的前述源 〇 極電極。 2. 如申請專利範圍第1項所記載之薄膜電晶體陣列基板， 其中前述中繼電極之第1鲞合部的寬度與位於前述交叉 部之前述信號線的寬度相同或以下。 3 .如申請專利範圍第1項所記載之薄膜電晶體陣列基板， 其中前述中繼電極之前述第1疊合部的長度比前述掃描 線的寬度還要長。 4.如申請專利範圍第1項所記載之薄膜電晶體陣列基板， -23- 201013284 其中前述第2疊合部具有覆蓋前述汲極電極之在寬度方 向上的兩側端面的部分。 5·如申請專利範圍第1項所記載之薄膜電晶體陣列基板， 其中進一步具有具備重疊於前述源極電極上的第3疊合 部和沿著前述信號線之方向而延伸的本體部的台座 部，而前述畫素電極係中間隔著前述台座部地連接於前 述源極電極。 6 ·如申請專利範圍第5項所記載之薄膜電晶體陣列基板， ® 其中前述中繼電極以及前述台座部係由相同的材料所 形成。 7. 如申請專利範圍第5項所記載之薄膜電晶體陣列基板， 其中前述中繼電極以及前述台座部係由透明電極膜所 構成。 8. 如申請專利範圍第5項所記載之薄膜電晶體陣列基板， 其中前述第3疊合部具有覆蓋前述源極電極之寬度方向 上的兩側端面的部分。 ^ 9.如申請專利範圍第5項所記載之薄膜電晶體陣列基板， 其中前述本體部之寬度係被形成爲比前述第3疊合部還 要寬。 1 0·如申請專利範圍第5項所記載之薄膜電晶體陣列基板， 其中前述本體部係被形成在前述閘極絕緣膜上。 1 1 .如申請專利範圍第1項所記載之薄膜電晶體陣列基板， 其中進一步具有：被設置在前述畫素電極和前述信號線 之間的其他絕緣膜；以及在前述畫素電極之外周部內側 -24- 201013284 具有內周緣的框狀之補助電容電極。 12. 如申請專利範圍第11項所記載之薄膜電晶體陣列基 板’其中進一步具有台座部，其具有重疊於前述源極電 極上的第3疊合部和沿著前述信號線之方向而延伸的本 體部，而前述畫素電極係隔著前述台座部而連接於前述 源極電極。 13. 如申請專利範圍第12項所記載之薄膜電晶體陣列基 板，其中前述中繼電極以及前述台座部係由透明電極膜 〇 所構成。 14. 如申請專利範圍第2項所記載之薄膜電晶體陣列基板， 其中前述本體部之寬度係被形成爲比前述第3叠合部還 要寬。 1 5 .如申請專利範圍第1 3項所記載之薄膜電晶體陣列基 板，其中前述本體部係被形成在前述閘極絕緣膜上。 16.—種薄膜電晶體陣列基板，其特徵爲具有： 掃描線； ® 下部絕緣膜，其被形成爲覆蓋前述掃描線； 信號線，其被設置在前述下部絕緣膜上，且具有隔 著前述下部絕緣膜而與前述掃描線交叉的交叉部； 畫素電極，其被配設爲與前述掃描線和前述信號線 鄰接； 薄膜電晶體，其具有半導體層、閘極絕緣膜、以及 與前述掃描線連接的閘極電極、汲極電極以及源極電 極； -25- 201013284 中繼電極，其具有第1疊合部且連接前述信號線和 前述汲極電極電氣，而第1疊合部係被設置在前述信號 線之至少前述交叉部上且具有與前述信號線之前述交 叉部的長度相同或者更長的長度； 台座部，其具有形成於前述源極電極的曼合部、以 及與前述信號線之延伸方向平行且從前述疊合部延伸 出去的本體部； 上部絕緣膜，其被形成爲覆蓋前述薄膜電晶體，且 G 具有將前述台座部的前述本體部之一部分露出的開口 部；以及 畫素電極，其被設置在前述上部絕緣膜上，且經由 前述開口部而與前述台座部之前述本體部相連接。 17.如申請專利範圍第16項所記載之薄膜電晶體陣列基 板，其中，前述畫素電極之與前述信號線之延伸方向平 行的邊長係比與前述掃描線之延伸方向平行的方向的 邊長還要長。 ® 18.如申請專利範圍第16項所記載之薄膜電晶體陣列基 板，其中，前述台座部之前述本體部和前述信號線的間 隔係Ιμιη以下。 1 9.如申請專利範圍第1 6項所記載之薄膜電晶體陣列基 板，其中，前述薄膜電晶體的前述汲極電極、前述源極 電極以及前述台座部係與前述信號線之延出方向平 行，且被排列成大致一直線狀。 2 0 .如申請專利範圍第1 6項所記載之薄膜電晶體陣列基 -26- 201013284 ' 板，其中，前述信號線係具有複數個導電層的積層構 造，前述台座部係單層的導電層。

   -27-