[go: up one dir, main page]

TW200423316A - Adhesive film for semiconductor, adhesive film attached on metal plate, wiring circuit and semiconductor device with the same, and the manufacturing method for semiconductor device - Google Patents

Adhesive film for semiconductor, adhesive film attached on metal plate, wiring circuit and semiconductor device with the same, and the manufacturing method for semiconductor device Download PDF

Info

Publication number
TW200423316A
TW200423316A TW093104110A TW93104110A TW200423316A TW 200423316 A TW200423316 A TW 200423316A TW 093104110 A TW093104110 A TW 093104110A TW 93104110 A TW93104110 A TW 93104110A TW 200423316 A TW200423316 A TW 200423316A
Authority
TW
Taiwan
Prior art keywords
adhesive film
semiconductor
wiring circuit
resin layer
film
Prior art date
Application number
TW093104110A
Other languages
English (en)
Inventor
Hidekazu Matsuura
Toshiyasu Kawai
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Publication of TW200423316A publication Critical patent/TW200423316A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68309—Auxiliary support including alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01016—Sulfur [S]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y10T428/2839—Web or sheet containing structurally defined element or component and having an adhesive outermost layer with release or antistick coating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

200423316 Π) 玖、發明說明 【發明所屬之技術領域】 本發明係有關於，因可自配線電路及封裝樹脂簡便剝 除，能以高工作性製作半導體封裝體的半導體用黏著薄膜 ，使用該半導體用黏著薄膜之附有黏著薄膜的金屬板，附 有黏著薄膜之配線電路及半導體裝置，以及半導體裝置之 製造方法。
【先前技術】 近年來爲求半導體封裝之小型·薄型化，有僅將導線 架之一面（半導體元件側）封裝，使背面外露之導線用於 外部連接用之構造的封裝之開發。該構造之封裝因導線不 自封裝樹脂突出，有利於小面積化及薄型化。例如，將黏 膠帶貼於導線架的一面後，將晶片搭載於導線架之反面、 絲焊、封裝後、剝除黏膠帶之方法已見提議（參考例如曰 本專利特開平1 0- 1 2773號公報（申請專利範圍第4項） 、特開平200 0-2 945 80號公報（申請專利範圍第1項）。 )。但是，使用導線架時，受限於導線架之厚度、材質， 有半導體封裝之高度仍高，無法形成微細配線等問題。 另一方面，與上述類似的製作半導體封裝之其它方法 ，有於暫用支承基板形成金屬層、形成電路、搭載晶片、 絲焊、封裝後剝去暫用支承基板之方法的想出，而爲防封 裝時樹脂滲入配線電路與支承基板之間，以免剝離支承基 板後於配線電路留有殘膠，則暫用支承基板究竟是否須具 -5- (2)200423316 何種特性無法確知 申請專利範圍第4 【發明內容】 本發明之目的 封裝後能簡便剝離 體用黏著薄膜，使 者薄0吴之配線電路, 又，本發明之 度化、小面積化及 造方法。 亦即，本發明 黏貼於金屬板之一 半導體元件，封裝 係於支承薄膜之一· 體用黏著薄膜之金 與金屬板於2 5 °C之 且’以封裝材料封 後，樹脂層A與配 圍的至少一點，9 0 的半導體用黏著薄j 本發明中，以 及封裝材料在1 〇 〇 離強度以任一皆在 (參考例如特開平1 1-1 2 1 646號公報（ 5 項，[0013] 、 [0018])。）。 在提供，對金屬板具充分黏著力，樹脂 ，並兼具半導體用途所需諸特性的半導 用其之附有黏著薄膜的金屬板，附有黏 及半導體裝置。 目的在提供，能以優異生產力製造高密 薄型化之半導體裝置的半導體裝置之製 係有關於，使用在將半導體用黏著薄膜 面後，將金屬板加工成配線電路，搭載 後剝離之方法的半導體用黏著薄膜，其 面或二面形成樹脂層A，將黏貼有半導 屬板加工成配線電路以前，樹脂層A 90度剝離強度在20牛頓/米以上，並 裝黏貼有半導體用黏著薄膜之配線電路 線電路及封裝材料於0至2 5 (TC溫度範 度剝離強度任一皆在1 000牛頓/米以下 封裝材料封裝後樹脂層A與配線電路 至250°C溫度範圍之至少一點，90度剝 1 000牛頓/米以下爲佳。
-6 - (3) (3)200423316 本發明中’以封裝材料封裝後將半導體用黏著薄膜自 配線電路及封裝材料剝除時之溫度的樹脂層A與配線電 路及封裝材料之9 0度剝離強度，以任一皆在1 〇 〇 〇牛頓/ 米以下爲佳。 本發明中，樹脂層A之玻璃轉移溫度以1 ο 〇至3 0 0 °c 爲佳。又’樹脂層A減少5重量％之溫度以在3 0 0 °C以上 爲佳。 本發明中，樹脂層A於23 0 °C之彈性率以在1百萬帕 以上爲佳。又，樹脂層A以含有具醯胺基、酯基、醯亞 胺基、醚基或硕基之熱塑性樹脂爲佳。尤以樹脂層A含 有具醯胺基、酯基、醯亞胺基或醚基之熱塑性樹脂爲佳。 本發明中，支承薄膜之材質係以選自芳香族聚醯亞胺 、芳香族聚醯胺、芳香族聚醯胺醯亞胺、芳香族聚碾、芳 香族聚醚硕、聚苯硫醚、芳香族聚醚酮、聚芳酯、芳香族 聚醚醚酮以及聚萘酸乙二醇酯所成之群者爲佳。 本發明中，各樹脂層A之厚度（A)與支承薄膜之厚 度（B )的比（A/B )以在0.5以下爲佳。又，本發明之半 導體用黏著薄膜之厚度以在200微米以下爲佳。 本發明中，較佳者爲於支承薄膜之一面形成有具黏著 性之樹脂層A，其反面形成有2 3 0 °C之彈性率在1 〇百萬 帕以上無黏著性之樹脂層B。 又，本發明係有關於，將本發明之半導體用黏著薄膜 黏貼於金屬板之附有黏著薄膜之金屬板’以及將金屬板加 工得配線電路的附有黏著薄膜之配線電路。 (4) (4)200423316 又’本發明係有關於，使用本發明之半導體用黏著薄 膜的附有黏著薄膜之半導體裝置。 本發明之附有黏著薄膜之半導體裝置，較佳者爲由半 導體用黏著薄膜，其一面接合黏著於半導體用黏著薄膜的 樹脂層A之配線電路，電連接於配線電路之外露面的半 導體元件以及封裝半導體元件之封裝材料所成。尤佳者爲 ’本發明之附有黏著薄膜之半導體裝置，係由半導體用黏 著薄膜，其一面接合於半導體用黏著薄膜之樹脂層A而 形成之配線電路，黏著於配線電路的外露面之晶片焊墊之 半導體元件，連接半導體元件及配線電路之內導線的線以 及封裝半導體元件及線之封裝材料所成。 又，本發明係有關於，可自上述附有黏著薄膜之半導 體裝置剝離半導體用黏著薄膜之半導體裝置。 又，本發明係有關於，由黏貼半導體用黏著薄膜於金 屬板之一面的黏著過程，加工金屬板成配線電路之過程， 將半導體元件電連接於配線電路的外露面上之過程，以封 裝材料封裝配線電路之外露面及半導體元件的過程，以及 自配線電路及封裝材料剝離半導體用黏著薄膜之過程所成 的半導體裝置之製造方法，係有關於較佳者爲，由黏貼半 導體用黏著薄膜於金屬板之一面的過程，加工金屬板成具 有晶片焊墊及內導線之配線電路的過程，將半導體元件黏 著於配線電路之外露面上的晶片焊墊之過程，以線經絲焊 連接半導體元件及內導線之過程，以封裝材料封裝配線電 路之外露面、半導體元件及線之過程，以及自配線電路及 -8- (5) 200423316 封裝材料剝離半導體用黏著薄膜之過程所成的半導 之製造方法。 本發明的半導體裝置之製造方法中，配線電路 有晶片焊墊及內導線之多數圖型所成者，必要時可 各具一半導體元件的多數半導體裝置。 本發明之半導體裝置之製造方法中，以使用本 半導體用黏著薄膜作爲半導體用黏著薄膜，將半導 著薄膜之樹脂層A黏貼於金屬板，加工金屬板成 路爲佳。 【實施方式】 其次詳細說明本發明之半導體用黏著薄膜，使 附有黏著薄膜之金屬板，附有黏著薄膜之配線電路 體裝置以及半導體裝置之製造方法的實施形態。 半導體用黏著薄膜 本發明之半導體用黏著薄膜適用於例如，半導 之製造法。使用本發明之半導體用黏著薄膜於半導 之製造法時，以經包含下述過程之方法製半導體裝 〇 亦即，（1)在150至400 °C將本發明之半導 著薄膜黏貼於金屬板之過程，（2 )加工金屬板或 路之過程，（3 )使用銀膏、晶片接合薄膜等黏著 半導體元件於配線電路之晶片焊墊，必要時於1 40 裝置 各具 割成 明之 用黏 線電 其之 半導 裝置 裝置 爲佳 用黏 線電 黏著 -9- 200 (6) (6)200423316 °C加熱3 0分鐘至2小時以使銀膏等黏著劑硬化之過程， (4 )於150至27(TC倂用超音波，於配線電路之內導線 與半導體兀件施以金線等之絲焊的過程，（5 )於1 5 0至 200 °C以封裝材料封裝之過程，（6 )於150至200 °C加熱 4至6小時，以使封裝材料樹脂硬化之過程，（7 )於0 至25 0°C自配線電路及封裝材料剝除半導體用黏著薄膜之 過程。當配線電路係由各具有晶片焊墊及內導線的多數圖 型所成者’必要時可分割成各有一半導體元件之多數半導 體裝置。 本發明中特地使加工金屬板成配線電路前，金屬板與 樹脂層A於25 t的90度剝離強度在20牛頓/米以上，50 牛頓/米以上爲佳，70牛頓/米以上更佳，1〇〇牛頓/米以上 又更佳，1 5 0牛頓/米以上尤佳。本發明中，2 5 °C時樹脂層 A與金屬板的90度剝離強度係依JIS Z 023 7之90度剝除 法’於對金屬板90度方向剝除半導體用黏著薄膜而測定 。具體而言，於25 °C以每分鐘270至330毫米，較佳者 爲每分鐘300毫米之速度剝除半導體用黏著薄膜之際，以 90度剝離試驗機（TESTER產業製）測定90度剝離強度 。90度剝離強度若不及20牛頓/米，加工金屬板時因蝕刻 液之滲透易起電路缺損等之電路形成不良，並且，當配線 電路微細時，附有黏著薄膜之配線電路的淸洗過程、搬運 過程中，有配線電路易自半導體用黏著薄膜剝落之問題。 又，以金、銀、鈀等鍍於配線電路時，有鍍液容易滲入配 線電路與樹脂層A之間的問題。又再，封裝過程中，有 -10- (7) (7)200423316 封裝用樹脂進入配線電路與樹脂層A間等之問題。又， 該90度剝離強度以在2000牛頓/米以下爲佳，1 5 00牛頓/ 米以下更佳，1 000牛頓/米以下又更佳。 爲測定該剝離強度將半導體用黏著薄膜與金屬板黏著 之條件無特殊限制，較佳者爲依後敘之本發明的附有黏著 薄膜之配線電路的製造方法中之黏著條件爲之。例如，以 經鈀被覆之銅板或42合金板作爲金屬板，以（1 )溫度 2 5 0 °C、壓力8百萬帕、時間1 0秒，（2 )溫度3 5 0 °C、 壓力3百萬帕、時間3秒，或（3 )溫度2 8 0 °C、壓力6 百萬帕、時間1 0秒之任一黏著條件黏著。 本發明中，剛要進行封裝過程之前於25 °C的樹脂層 A與配線電路之9 0度剝離強度在5牛頓/米以上，1 〇牛頓 /米以上更佳，50牛頓/米以上又更佳。剛要進行封裝過程 之前的90度剝離強度不及5牛頓/米時，封裝過程中會產 生封裝用樹脂滲入配線電路與樹脂層A間等之問題。 又，上述的剛要進行封裝過程之前，意指封裝過程之 前而且在封裝過程之前所作之所有過程已結束之狀態。 又，於進行封裝過程之前進行加熱，即可提升樹脂層 A與配線電路之黏著強度。該加熱溫度無特殊限制，但爲 提升樹脂層A與配線電路之黏著強度，以於1 〇〇 °C以上加 熱爲佳。又，基於配線電路、半導體用黏著薄膜之耐熱性 ，以於30(TC以下加熱爲佳。同樣理由下，以於130°C以 上270°C以下加熱爲更佳。加熱時間無特殊限制，但爲充 分提升樹脂層A與配線電路之黏著強度，以1 〇秒以上爲 -11 - (8) (8)200423316 佳。同樣理由下，加熱時間以1分鐘以上2小時以下爲更 佳。 基於生產力’上述加熱過程較佳者爲於移入封裝過程 之前的諸過程（例如，銀膏等黏著劑之硬化過程，絲焊過 程等）中加熱爲之。例如，如上述，半導體元件之黏著過 程中，通常爲將用於黏著之黏著劑硬化，係於140至200 °C作3 0分鐘至2小時之加熱。又，絲焊過程中，通常係 於15(TC至270 °C左右加熱3分鐘至30分鐘左右。因此， 上述之加熱過程可經此等諸過程中之加熱爲之。 本發明中，以封裝材料封裝後，於0至25 (TC溫度範 圍之至少一點樹脂層A與配線電路及封裝材料的90度剝 離強度，係依JIS Z023 7之90度剝除法，將配線電路及 黏著薄膜於90度方向剝除而測定。具體而言，於〇至 2 5 0 °C溫度範圍之至少一點，以每分鐘2 7 0至3 3 0毫米， 較佳者爲每分鐘3 00毫米之速度剝除半導體用黏著薄膜之 際的 90 度剝離強度以 TENSILON RTM-100 ( ORIENTEC 製）測定。該剝離強度之測定溫度範圍以100至25 0 °C爲 佳，1 5 0至2 5 0 °C更佳。 以封裝材料封裝後於0至25 0°C溫度範圍之至少一點 ，樹脂層A與配線電路及封裝材料的9 0度剝離強度任一 皆使之在8 00牛頓/米以下，5 00牛頓/米以下更佳。該90 度剝離強度超出1 000牛頓/米時，有於配線電路、封裝材 料施加應力及破損之問題。而隨測定溫度升高，通常上述 90度剝離強度下降。該90度剝離強度以0牛頓/米以上爲 -12- (9) (9)200423316 佳’ 3牛頓/米以上更佳，5牛頓/米以上又更佳。 而本發明中較佳者爲，黏貼有半導體用黏著薄膜之配 線電路以封裝材料封裝後，將半導體用黏著薄膜自配線電 路及^裝材料剝除時之溫度下，樹脂層A與配線電路及 太寸裝材料的9 0度剝離強度以任一皆在1 0 0 0牛頓/米以下 爲佳。以封裝材料封裝後，剝除半導體用黏著薄膜之溫度 ’通常以在0至2 5 0 °C之間爲佳。 爲測定上述0至25 0 °C溫度範圍的至少一點之90度 剝離強度’以封裝材料封裝之條件無特殊限制，較佳者爲 於後敘的本發明之半導體裝置的製造方法中之封裝條件下 封裝。例如’以使用CEL-9200 (商品名，日立化成工業 (股）製聯苯封裝材料）作爲封裝材料，於溫度1 8 〇艽、 壓力1 〇百萬帕、時間3分鐘之條件進行封裝，其次於 1 8 0 °C加熱5小時使封裝材料硬化爲佳。 本發明中，半導體用黏著薄膜有，於支承薄膜之一面 或雙面形成樹脂層A者，以及於支承薄膜之一面形成樹 脂層A，於反面形成其它樹脂層者。 本發明中，於支承薄膜上形成樹脂層A之方法無特 殊限制，可將用於形成樹脂層A之樹脂（a )溶解於N -甲 基-2-吡咯烷酮、二甲基乙醯胺、二乙二醇二甲醚、四氫 呋喃、環己酮、丁酮、二甲基甲醯胺等溶劑製成黏著劑淸 漆，塗布於支承薄膜的一面或雙面上後，加熱處理去除溶 劑，得雙層構造或三層構造之黏著薄膜。或，將塗布淸漆 後經加熱處理等成爲耐熱性樹脂（a )(例如聚醯亞胺樹 -13- (10) (10)200423316 脂）之樹脂（a )的前驅物（例如聚醯胺）溶解於溶劑成 前驅物淸漆，塗布於支承薄膜之一面或雙面上後，經加熱 處理可得雙層構造或三層構造之黏著薄膜。此時，經塗布 後之加熱處理，將溶劑去除，使前驅物成爲樹脂（a )( 例如醯亞胺化）。基於塗布面之表面狀態等，以使用黏著 劑淸漆爲佳。 上述塗布有淸漆之支承薄膜爲去除溶劑、醯亞胺化等 加熱處理時之處理溫度，隨係爲黏著劑淸漆或前驅物淸漆 而異。黏著劑淸漆者能去除溶劑之溫度即佳，而前驅物淸 漆者’爲醯亞胺化，以樹脂層A的玻璃轉移溫度以上之 處理溫度爲佳。 上述塗布於支承薄膜的一面之黏著劑淸漆或前驅物淸 漆之塗布方法無特殊限制，可以例如輥塗、逆向輥塗、凹 輥、棒塗、櫛塗等爲之。又，亦可使支承薄膜通過黏著劑 淸漆或前驅物淸漆中而塗布。 本發明中，樹脂層A之玻璃轉移溫度以在100至300 °C爲佳，150至30(TC更佳，150至25 0 °C尤佳。玻璃轉移 溫度不及1 00 °C時，自配線電路及封裝材料剝除之際，有 樹脂層A與支承薄膜於界面產生剝離，樹脂層A易起凝 集破壞之傾向。又有樹脂易於殘留在配線電路及封裝材料 ，且絲焊過程中因熱而樹脂層A軟化，易起線之接合不 良的傾向。又再，因封裝過程之熱樹脂層A軟化，有封 裝材料易起滲入配線電路與樹脂層A間之缺失的傾向。 又，玻璃轉移溫度超出3 0 0 °C者黏著時樹脂層A軟化不足 -14- (11) 200423316 ，於25 t與配線電路之90度剝離強度易於下降之傾向。
本發明中，樹脂層A減少5重量％之溫度以在3 00 °C 以上爲佳，3 5 0 °C以上更佳，400 °C以上又更佳。樹脂層A 減少5重量％之溫度不及3 0 0 °C時，因黏貼黏著薄膜於金 屬板之際的熱，絲焊過程之熱釋出氣體，有易於污染配線 電路、線之傾向。而樹脂層A減少5重量％之溫度，係以 微差熱天平（SEIKO電子工業製，TG/DT A220 )於升溫 速率10 °C /分鐘測定而求出。
本發明中，樹脂層A於2 3 0 °C之彈性率以在1百萬帕 以上爲佳，3百萬帕以上更佳。絲焊溫度無特殊限制，一 般係在200至260°C左右，23 0 °C上下廣受採用。因此， 於23 0 °C下彈性率不及1百萬帕時，因絲焊過程之熱樹脂 層A軟化，易起線之接合不良。樹脂層A於23 0 °C之彈性 率的較佳上限爲2000百萬帕，1 5 00百萬帕更佳，1 000百 萬帕又更佳。樹脂層A於2 3 0°C之彈性率係用動態黏彈性 測定裝置，DVE RHEOSPECTOLER ( RHEOLOGY 公司製 )，於升溫速率2 °C /分鐘，測定頻率1 0赫以拉伸模式測 定。 本發明中，用於形成樹脂層A之樹脂（a )係以具有 醯胺基（-NHCO -)、酯基（_C0-0·)、醯亞胺基（-CO)2-N-、醚基（-〇-)或硕基（-SO2-)之熱塑性樹脂爲佳。尤 以具有醯胺基、酯基、醯亞胺基或醚基之熱塑性樹脂爲佳 。具體而言，有芳香族聚醯胺、芳香族聚酯、芳香族聚醯 亞胺、芳香族聚醯胺醯亞胺、芳香族聚醚、芳香族聚醚醯 -15- (12) (12)200423316 胺醯亞胺、芳香族聚醚醯胺、芳香族聚酯醯亞胺以及芳香 族聚醚醯亞胺等。 這些之中，芳香族聚醚醯胺醯亞胺、芳香族聚醚聚醯 亞胺及芳香族聚醚醯胺，因耐熱性、黏著性及金屬板加工 時之耐藥物性，必要時於配線電路施以鍍層之際的耐鍍性 而較佳。 上述樹脂皆可將鹼成分芳香族二胺或雙酚等，與酸成 分二羧酸、三羧酸、四羧酸或芳香族氯化物，或這些的反 應性衍生物聚縮合而製造。亦即，可施行用於胺與酸之反 應的已知方法，諸條件等亦無特殊限制。芳香族二羧酸、 芳香族三羧酸或這些的反應性衍生物與二胺之聚縮合反應 ，係用已知方法。 適用於芳香族聚醚醯亞胺、芳香族聚醚醯胺醯亞胺或 芳香族聚醚醯胺的合成之鹼成分有例如，2，2-雙[4- ( 4-胺基苯氧基）苯基]丙烷、雙[4- (4-胺基苯氧基）苯基]硕 、4，4 \二胺基二苯醚、1，3 -雙（3 -胺基苯氧基）苯、 雙[4-(4-胺基苯氧基）苯基]醚、2，2-雙[4-(4-胺基苯氧 基）苯基]六氟丙烷等具有醚基之芳香族二胺；4，-亞 甲基雙（2，6-二異丙胺）等不具醚基之芳香族二胺；1， 3 _雙（3-胺基丙基）四甲基二環己烷等環己烷二胺；以及 1，12 -二胺基十二烷、1，6 -二胺基己烷等α，ω-二胺基 烷。鹼成分總量中，上述具有醚基之芳香族二胺係用40 至1〇〇莫耳％，50至97莫耳％更佳，選自不具醚基之芳 香族二胺、環己烷二胺及α，ω -二胺基烷之至少一種以 -16- (13) (13)200423316 用〇至60莫耳％爲佳，3至5〇莫耳％之量更佳。較佳鹼 成分之具體例有，（1)具醚基之芳香族二胺60至89莫 耳％，68至82莫耳％較佳，環己烷二胺丨至1〇莫耳％3 至7莫耳％較佳，以及α，ω _二胺基烷1〇至30莫耳％， 較佳者爲15至25莫耳％所成之鹼成分，（2)具醚基之 芳香族二胺90至99莫耳％，93至97莫耳％更佳，及環 己烷二胺1至10莫耳％，較佳者爲3至7莫耳％所成之鹼 成分’ （3)具醚基之芳香族二胺4〇至7〇莫耳％，Μ至 60莫耳％更佳，及不具醚基之芳香族二胺3〇至6〇莫耳％ ，較佳者爲40至55莫耳％所成之鹼成分。 用於芳香族聚醚醯亞胺、芳香族聚醚醯胺醯亞胺或芳 香族聚醚醯胺之合成的酸成分有例如（A )偏苯三酸酐、 氯化偏苯二酸酐等偏苯三酸酐之反應性衍生物、均苯四酸 二酐等單核芳香族三羧酸酐或單核芳香族四羧酸二酐、（ B)雙酚A雙偏苯三酸酯二酐、氧基二酞酸酐等多核芳香 族四羧酸二酐、（C )對酞酸、異酞酸、氯化對酞酸、氯 化異酞酸等酞酸之反應性衍生物等芳香族二羧酸等。 其中適用者係，上述鹼成分（1)或（2)每1莫耳， 與上述酸成分（A) 0.95至1.05莫耳，較佳者爲0.98至 1.02莫耳反應得之芳香族聚醚醯胺醯亞胺，以及，上述鹼 成分（3)每1吴耳’與上述酸成分（B) 0.95至1·〇5旲 耳，較佳者爲〇·98至1.02莫耳反應得之芳香族聚醚醯亞 胺。 本發明中，亦可於樹脂（a )添加陶瓷粉、玻璃粉、 •17- (14) (14)200423316 銀粉、銅粉、樹脂粒子、橡膠粒子等塡料，偶合劑。 添加塡料時，其添加量以相對於樹脂（a ) 1 00重量 份1至3 0重量份爲佳，5至1 5重量份更佳。 偶合劑可以使用乙烯基矽烷、環氧矽烷、胺基矽烷、 锍基矽烷、鈦酸鹽、鋁螯合物、鋁酸銷等偶合劑、以矽烷 偶合劑爲佳。矽烷偶合劑可用乙烯基三甲氧基矽烷、乙烯 基二乙氧基砂院、乙嫌基梦（Θ -甲氧基乙氧基）砂院、 冷-(3 ’4-環氧環己基）乙基二甲氧基砂院、^ -環氧丙 氧基丙基三甲氧基矽烷、7-環氧丙氧基丙基甲基二乙氧 基石夕院、N-/3-(胺基乙基）-7-胺基丙基甲基二甲氧基 矽烷、r -胺基丙基三乙氧基矽烷、N-苯基-r -胺基丙基 三甲氧基矽烷、r-锍基丙基三甲氧基矽烷等末端具有機 反應基之矽烷偶合劑，其中以具環氧基之環氧矽烷偶合劑 爲佳。在此，有機反應系基係，環氧基、乙烯基、胺基、 锍基等官能基。矽烷偶合劑之添加係爲提升樹脂對支承薄 膜之密合性，於100至30 (TC之溫度剝除之際，使樹脂層 不易與支承薄膜於界面剝離。偶合劑之添加量係以相對於 樹脂（a ) 1 00重量份1至1 5重量份爲佳，2至1 0重量份 更佳。 本發明中，支承薄膜無特殊限制，較佳者爲，可耐樹 脂之塗佈、乾燥，半導體裝置組裝過程中之熱的樹脂所成 之薄膜’樹脂係以選自芳香族聚醯亞胺、芳香族聚醯胺、 芳香族聚醯胺醯亞胺、芳香族聚碾、芳香族聚醚硕、聚苯 硫醚、芳香族聚醚酮、聚芳酯、芳香族聚醚醚酮及聚萘酸 -18- (15) (15)200423316 乙二醇酯所成之群爲佳。支承薄膜之玻璃轉移溫度，爲提 升耐熱性，以在2 0 0 °C以上爲佳，2 5 0 °C以上更佳。使用 上述耐熱性樹脂薄膜，即可於黏著過程、絲焊過程、封裝 過程、剝除過程等含加熱之過程中無支承薄膜之軟化，有 效率地進行工作。 上述支承薄膜以對樹脂層A之密合性夠高者爲佳。 若密合性低，則於1〇〇至300 °C之溫度自配線電路及封裝 材料剝除之際，樹脂層A與支承薄膜易於界面剝離，易 於配線電路及封裝材料殘留樹脂。因具耐熱性，且對樹脂 層A之密合性夠高者爲佳，支承薄膜係以聚醯亞胺薄膜 爲尤佳。 上述聚醯亞胺薄膜之種類無特殊限制，爲減少黏貼半 導體用黏著薄膜於金屬板後的金屬板之翹曲，20至20(TC 的線熱膨脹係數以在3.0χ1(Γ5/Τ：以下爲佳，2.5x10_5/°C 以下更佳，2.0 X 1 0_5/°C以下又更佳。又爲減少黏貼半導 體用黏著薄膜於金屬板後金屬板之翹曲，於200°C加熱2 小時之際的加熱收縮率以在〇.1 5°/。以下爲佳，0.1 %以下更 佳，0.05%以下尤佳。 上述支承薄膜，爲使對樹脂層A之密合度夠高’以 作其表面之處理爲佳。支承薄膜的表面處理方法無特殊限 制，有鹼處理、矽烷偶合劑處理等化學處理，砂氈處理等 物理處理、電漿處理、電暈處理等。 上述支承薄膜之厚度無特殊限制，爲減少黏貼半導體 用黏著薄膜於金屬板後金屬板之翹曲，以1 〇〇微米以下爲 -19- (16) (16)200423316 佳，50微米以下更佳，25微米以下又更佳。而支承薄膜 之厚度以在5微米以上爲佳，1〇微米以上更佳。 又，支承薄膜之材質，除上述樹脂以外’可係選自銅 、鋁、不銹鋼及鎳所成之群。以上述金屬爲支承薄膜’可 使金屬板與支承薄膜之線膨脹係數接近’黏貼半導體用黏 著薄膜於金屬板後的附有黏著薄膜之金屬板的翹曲減少。 本發明的半導體用黏著薄膜之厚度無特殊限制’而因 剝離時所採用之剝離角度愈大愈容易剝離，以200微米以 下爲佳，100微米以下更佳，50微米以下又更佳。 本發明之半導體用黏著薄膜係於支承薄膜的一面或雙 面設樹脂層時，尤以於支承薄膜之一面設樹脂層A時， 樹脂層之厚度（A)與支承薄膜之厚度（B)之比（A/B) 以在0.5以下爲佳，0.3以下更佳，0.2以下又更佳。樹脂 層之厚度（A)與支承薄膜之厚度（B)之比（A/B)超出 0.5時，因塗布後去除溶劑時樹脂層的體積縮小薄膜容易 捲曲，黏貼於金屬板之際的工作性、生產力傾向下降。於 支承薄膜雙面設樹脂層時，二樹脂層的厚度比以在〇. 8 : 1 至1.2:1爲佳，以0.9:1至1.1:1爲更佳，1:1爲尤 佳。而樹脂層A之厚度（A )係以1至2 0微米爲佳，3至 15微米爲更佳，4至10微米又更佳。 爲抵消去除溶劑時樹脂層A之體積縮小所致之半導 體用黏著薄膜之捲曲，亦可於支承薄膜雙面設樹脂層A。 較佳者爲，於支承薄膜之一面設樹脂層A，於反面設不易 因高溫軟化之樹脂層。亦即，以於上述支承薄膜之一面形 -20- (17) 200423316 成具黏著性之樹脂層A，於其反面形成2 3 0 °C下之彈性率 在1 0百萬帕以上而不具黏著性之樹脂層B爲佳。
本發明中，不具黏著性之樹脂層B於23 (TC之彈性率 係以在10百萬帕以上爲佳，100百萬帕以上更佳，1〇〇〇 百萬帕以上又更佳。樹脂層B於2 3 0 °C之彈性率不及1 〇 百萬帕時，在絲焊過程等有熱之施加的過程中容易軟化， 傾向黏附於模具、夾具。該彈性率以在2000百萬帕以下 爲佳，1 5 0 0百萬帕以下更佳。 上述不具黏著性之樹脂層B對模具、夾具之黏著力， 在過程中若低到不黏附於模具、夾具即無特殊限制，於 2 5 °C的樹脂層B與模具、夾具之90度剝離強度以不及5 牛頓/米爲佳，1牛頓/米以下更佳。該剝離強度係例如， 以黃銅製之模具於溫度2 5 0 °C、壓力8百萬帕壓合1 〇秒 後測定。
上述的2 3 0°C之彈性率在1 0百萬帕以上的樹脂層B 之玻璃轉移溫度’爲不易於黏著過程、絲焊過程、封裝過 程、剝除過程等軟化，不易黏附於模具、夾具，以在i 5 〇 °C以上爲佳，2 0 0 °C以上更佳，2 5 0 °C以上又更佳。而該玻 璃轉移溫度以在3 5 0°C以下爲佳，3 00 °C以下又更佳。 用於形成上述樹脂層B之樹脂（b )的組成無特殊限 制’熱塑性樹脂及熱固性樹脂皆可使用。熱塑性樹脂之組 成無特殊限制’如同上述樹脂，以具有醯胺基、酯基、醯 亞胺基或醚基之熱塑性樹脂爲佳。尤佳者爲，上述鹼成分 (3) 1莫耳與上述酸成分（a) 0.95至1.05莫耳，較佳 -21 - (18) (18)200423316 者爲0.98至1.02莫耳反應而得之芳香族聚醚醯胺醯亞胺 。熱固性樹脂之組成無特殊限制，以例如環氧樹脂、酚樹 脂、雙馬來醯亞胺樹脂（例如以雙（4-馬來醯亞胺苯基） 甲烷爲單體之雙馬來醯亞胺樹脂）等爲佳。又，亦可組合 熱塑性樹脂及熱固性樹脂使用。組合熱塑性樹脂及熱固性 樹脂時，相對於熱塑性樹脂丨〇 〇重量份，熱固性樹脂以5 至100重量份爲佳，20至70重量份更佳。 又再，以於上述樹脂（b )添加陶瓷粉、玻璃粉、銀 粉、銅粉、樹脂粒子、橡膠粒子等塡料，偶合劑爲佳。添 加塡料時，其添加量係，以相對於樹脂（b ) 1 0 0重量份 1 3 0重量份爲佳，5至1 5重量份更佳。偶合劑之添加量係 以相對於樹脂（b ) 1 00重量份1至20重量份爲佳，5至 1 5重量份更佳。 形成上述不具黏著性之樹脂層B於支承薄膜上之方法 無特殊限制，通常，將樹脂（b )溶解於N-甲基-2-吡咯烷 酮、二甲基乙醯胺、二乙二醇二甲醚、四氫呋喃、環己酮 、丁酮、二甲基甲醯胺等溶劑製成樹脂淸漆，塗布於支承 薄膜上後，作加熱處理去除溶劑即可形成。或塗布後經加 熱處理等將成爲耐熱性樹脂（b )(例如聚醯亞胺樹脂） 之樹脂（b )的前驅物（例如聚醯胺酸）溶解於溶劑成前 驅物淸漆，塗布於支承薄膜後，經加熱處理亦可形成。此 時因塗布後之加熱處理去除溶劑，使前驅物成爲樹脂（b )(例如醯亞胺化）。基於塗布面之表面狀態等，以用樹 脂淸漆爲佳。 -22- (19) 200423316 塗布上述淸漆之支承薄膜爲去除溶劑、醯亞 加熱處理時之處理溫度，隨其係樹脂淸漆或前驅 異。樹脂淸漆者係能去除溶劑之溫度即可，前驅 爲醯亞胺化則以樹脂層B的玻璃轉移溫度以上之 爲佳。 使用熱固性樹脂或熱塑性樹脂與熱固性樹脂 爲上述樹脂（b )時，經塗布後之加熱處理熱固 化，可使樹脂層B之彈性率達1 0百萬帕以上。 理可與溶劑之去除、醯亞胺化同時進行，亦可另； 上述樹脂層B中，因去除溶劑時樹脂層B 小或醯亞胺化、熱固性樹脂硬化之際的收縮，可 層A體積縮小所致之半導體用黏著薄膜的捲曲。 上述樹脂（b )的樹脂淸漆或前驅物淸漆之 無特殊限制，可藉例如輥塗、逆向輥塗、凹輥塗 、櫛塗等爲之。並亦可使支承薄膜通過樹脂淸漆 淸塗中而塗布。 附有黏著薄膜之金屬板，附有黏著薄膜之配 本發明之附有黏著薄膜的金屬板，附有黏著 線電路可經例如將本發明之半導體用黏著薄膜， A接合金屬板之一面而黏貼加以製造。 本發明中，於金屬板的半導體黏著用薄膜之 無特殊限制，設定爲加工金屬板前金屬板與樹月旨 25°C之90度剝離強度可在20牛頓/米以上即佳< 胺化等作 物淸漆而 物淸漆者 處理溫度 之組合成 性樹脂硬 該加熱處 外施行。 之體積縮 抵消樹脂 塗布方法 布、棒塗 或前驅物 泉電路 薄膜之配 使樹脂層 黏著條件 層A於 5 90度剝 -23- (20) (20)200423316 離強度不及2 0牛頓/米者，加工金屬板時易因触刻液之滲 透，起電路缺損等電路形成不良，並且，配線電路微細時 附有黏著薄膜之配線電路於淸洗過程、搬運過程中’配線 電路容易自半導體用黏著薄膜剝離，並於封裝過程中’有 封裝用樹脂滲入配線電路與樹脂層A間之問題。該90度 剝離強度係以在2000牛頓/米以下爲佳，1 5 00牛頓/米以 下更佳，1000牛頓/米以下又更佳。 本發明中，黏著溫度以在150至400 °C之間爲佳， 180至350 °C更佳，200至300 °C又更佳。溫度不及150 °C 時，金屬板與樹脂層A的90度剝離強度有下降之傾向。 又，若超出400 °C則有金屬板劣化之傾向。 本發明中，半導體用黏著薄膜於金屬板之黏著壓力係 以在0.5至30百萬帕之間爲佳，1至20百萬帕更佳，3 至15百萬帕又更佳。黏著壓力不及0.5百萬帕時，樹脂 層A與金屬板的90度剝離強度有下降之傾向。又若超出 3 〇百萬帕，則有金屬板容易破損之傾向。 本發明中，半導體用黏著薄膜往金屬板之黏著時間以 在〇·1至60秒之間爲佳，1至30秒更佳，3至20秒又更 佳。黏著時間不及0.1秒時，易有樹脂層Α與金屬板之 9 〇度剝離強度下降之傾向。又若超出6 0秒則易有工作性 、生產力下降之傾向。施加壓力前較佳者爲作5至6 0秒 左右之預熱。 本發明中，金屬板之材質無特殊限制，可用例如42 合金等鐵系合金，銅、銅系合金，鋁，或層合鋁及銅之複 -24- (21) (21)200423316 合多層箔等。電解箔、壓延箔等製造方法亦無限。並亦可 於銅、銅系合金之金屬板表面被覆以鈀、鎳、金、銀等。 金屬板之厚度亦無特殊限制，薄者於微細之金屬板加 工，因而於配線電路之形成有利。以0.1至5 00微米爲佳 ，1至50微米特佳。3至15微米又更佳。厚於500微米 則電路之形成費時，且附有黏著薄膜之配線電路欠缺折曲 性，以捲軸至捲軸方式製造時，搬運過程等產生故障。並 使半導體封裝無法降低厚度。若薄於0. 1微米則難以絲焊 ，並於將封裝連接於電路板之際有發生導通不良之虞。 將金屬板加工成配線電路之方法無特殊限制。例如， 於附有黏著薄膜之金屬板的黏著薄膜之反面貼合感光性薄 膜後，疊置配線電路之光罩並曝光，將感光性薄膜顯像後 ，使用能溶解金屬板之藥物（例如對於銅之氯化鐵液、氯 化銅液、鹼性蝕刻液等）蝕刻，即可得具有內導線及晶片 焊墊等之配線電路。 將金屬板加工成配線電路後，亦可於電路上施以金、 銀、紀等之鍍層。 半導體裝置 使用本發明之半導體用黏著薄膜製造之半導體裝置的 構造無特殊限制，可係面上構造亦可係面下構造。有例如 ，僅封裝一面（半導體元件側），以背面外露之導線作外 部連接用的構造之封裝（無導線封裝，Non Lead Type Package )。上述封裝之具體例有QFN (四方扁平無導線 -25- (22) (22)200423316 封裝，Quad Flat Non-leaded Package ) 、SON (小夕f 型無 導線封裝，Small Outline Non-leaded Package) 、LGA ( please check L and Grid Array)等。 本發明之半導體裝置係例如，從由半導體用黏著薄膜 ，其一面黏貼於半導體用黏著薄膜之樹脂層A之配線電 路，電連接於配線電路之外露面的半導體元件，以及封裝 於半導體元件之封裝材料所成的附有黏著薄膜之半導體裝 置，將半導體用黏著薄膜剝離而製造。較佳者爲，本發明 之半導體裝置係例如，從具有由半導體用黏著薄膜，其一 面黏貼於半導體用黏著薄膜之樹脂層A的配線電路，黏 著於配線電路之晶片焊墊的半導體元件，連接半導體元件 及配線電路之內導線的線，以及封裝半導體元件及線的封 裝材料所成之構造的附有黏著薄膜之半導體裝置，將半導 體用黏著薄膜剝離而製造。 使用本發明的半導體用黏著薄膜製造之半導體裝置， 有高密度化、小面積化、薄型化等優點，可組用於例如行 動電話等資訊設備。 半導體裝置之製造方法 本發明的半導體裝置之製造方法係由，黏貼半導體用 黏著薄膜於金屬板之一面的過程，加工金屬板成配線電路 之過程，電連接半導體元件於配線電路的外露面上之過程 ，以封裝材料封裝配線電路之外露面及半導體元件的過程 ，以及，將半導體用黏著薄膜自配線電路及封裝材料剝離 -26- (23) (23)200423316 之過程所成。較佳者爲，本發明的半導體裝置之製造方法 係由，黏貼半導體用黏著薄膜於金屬板之一面的過程，加 工金屬板成具有晶片焊墊及內導線之配線電路的過程，黏 著半導體元件於配線電路的外露面上之過程，經絲焊用線 連接半導體元件及內導線之過程，以封裝材料封裝配線電 路的外露面、半導體元件及線之過程，以及，將半導體用 黏著薄膜自配線電路及封裝材料剝離之過程所成。 本發明中，配線電路若係由各具有晶片焊墊及內導線 之多數圖型所成者，必要時可分割經封裝之配線電路，可 得各有一個半導體元件之多數半導體裝置。該分割過程， 可於封裝過程後或半導體用黏著薄膜的剝離過程後施行。 可用於本發明之製造方法的金屬板，黏貼半導體用 黏著薄膜於金屬板之際的黏著條件，及加工金屬板成配線 電路之方法，同先前有關本發明的附有黏著薄膜之配線電 路的製造所記載者。 本發明之製造方法，在能取得本發明之附有黏著薄膜 的金屬板，或附有黏著薄膜之配線電路時，亦可從該階段 開始。 用以將半導體元件黏著於配線電路之晶片焊墊的黏著 劑無特殊限制，可用例如銀膏等膏狀黏著劑、黏膠帶等。 黏著半導體於晶片焊墊後，通常係於丨4 〇至2 〇 〇 °c加熱黏 著劑3 0分鐘至2小時使之硬化。 本發明中，用於絲焊之線的材質無特殊限制，有金線 等。絲焊過程中，係例如倂用2 0 0至2 7 0 °C之超音波將線 -27- (24) (24)200423316 接合於半導體元件及內導線。 本發明中’封裝材料之材質無特殊限制，有甲酚淸漆 環氧樹脂、酚淸漆環氧樹脂、聯苯二環氧、萘酚淸漆環氧 樹脂等環氧樹脂等。 於封裝材料亦可添加塡料、溴化合物等阻燃性物質等 添加劑。以封裝材料封裝之條件無特殊限制，通常係於 150至200 °C ’壓力10至15百萬帕，加熱2至5分鐘爲 之。封裝可係半導體元件逐一個別封裝，亦可係同時封裝 多數半導體元件之合倂封裝。 以封裝材料封裝後，剝除半導體用黏著薄膜之溫度， 係以在〇至25 0 °C之間爲佳。溫度不及〇它時，易有樹脂 殘留於配線電路及封裝材料。溫度超出2 5 0 °C時，配線電 路、封裝材料有劣化之傾向。同樣理由，1 〇 〇至2 0 0 °C更 佳，1 5 0至2 5 0 °C尤佳。 一般，以封裝材料封裝後，有於1 5 0 °C至2 5 0 °C左右 加熱封裝材料數小時使之硬化的過程。上述將半導體用黏 著薄膜自封裝材料及配線電路剝除之過程，可於上述封裝 材料之硬化過程前或後行之。 本發明中，以封裝材料封裝後於〇至2 5 0 °C剝除半導 體用黏著薄膜之際，以無樹脂殘留於配線電路及封裝材料 爲佳。樹脂殘留量大時，不只外觀差，配線電路用於外部 連接用之際，容易致使接觸不良。 因此，以將殘留於配線電路及封裝材料的樹脂作機械 刷除’用溶劑等去除爲佳。溶劑無特殊限制，以N-甲基- -28- (25) (25)200423316 2-吡咯烷酮、二甲基乙醯胺、二乙二醇二甲醚、四氫呋喃 、環己酮、丁酮、二甲基甲醯胺爲佳。 剝除之黏著薄膜多因樹脂之缺損、封裝材料之殘留、 配線電路凹凸之轉印表面狀態不同於初期，實際上無法再 使用。 本發明之半導體用黏著薄膜，因加工金屬板前與金屬 板於2 5 °C之密合度高，並在樹脂封裝後於〇至2 5 ot能簡 便自配線電路及封裝樹脂剝除，不於金屬板之加工等各過 程發生故障，可形成厚度0.1至500微米左右之薄型配線 電路’可於高工作性及生產力下製造半導體封裝體。 又’使用本半導體用黏著薄膜製作之半導體裝置，因 高密度化、小面積化、薄型化等優點，適用於例如行動電 話等資訊設備。 實施例 其次舉實施例具體說明本發明，但本發明不限於此。 製造例1 (使用於實施例1至4、7及8之芳香族聚 醚醯胺醯亞胺黏著淸漆之製造） 於配備溫度計、攪拌機、氮導入管及分餾器之五公升 四口燒瓶在氮氣環逆下，蝕入2，2_雙[4-(胺基苯氧基） 苯基]丙烷258.3克（0.63莫耳），及1，3·雙（3-胺基丙 基）四甲基二矽氧烷1〇·4克（0.042莫耳），溶解於N-甲基-2-吡咯烷酮1 450克。將該溶液升溫至70艽，溶解1 -29- (26) (26)200423316 ，12·二胺基十二烷33.6克（0.168莫耳）。再將該溶液 冷卻至〇°C，添加氯化偏苯三酸酐180.4克（ 0.8 5 7莫耳 )。氯化偏苯三酸酐溶解後添加三乙胺1 3 〇克。於室溫特 續攬拌2小時後，升溫至1 8 0 °C反應5小時完成醯亞胺化 。將所得反應液倒入甲醇中，離析出聚合物。將之乾燥後 ，溶解於N-甲基-2-吡咯烷酮投入甲醇中再次離析出聚合 物。然後減壓乾燥得純化之聚醚醯胺醯亞胺粉末。將所得 之聚醚醯胺醯亞胺粉末1 20克及矽烷偶合劑（信越化學工 業（股）製，商品名：SH6040 ) 6克溶解於N·甲基-2-吡 咯烷酮3 60克，得芳香族聚醚醯胺醯亞胺黏著劑淸漆。 製造例2 (使用於實施例5及6之芳香族聚醚醯胺醯 亞胺黏著劑淸漆之製造） 於配備溫度計、攪拌機、氮導入管及分餾器之五公升 四口燒瓶在氮氣環境下饋入2，2-雙[4- (4_胺基苯氧基） 苯基]丙烷258.6克（0·63莫耳），及1，3 -雙（3 -胺基丙 基）四甲基二矽氧烷67.0克（0.27莫耳），溶解於Ν -甲 基-2-吡咯烷酮1 5 5 0克。再將該溶液冷卻至〇°C，於該溫 度添加氯化偏苯三酸酐1 8 7.3克（0.8 9莫耳）。氯化偏苯 三酸酐溶解後，添加三乙胺1 00克。於室溫持續攪拌2小 時後，升溫至1 8 0 °C反應5小時完成醯亞胺化。將所得之 反應液倒入甲醇中，離析出聚合物。將之乾燥後溶解於 N-甲基-2-吡咯烷酮，投入甲醇中再次離析出聚合物。然 後，減壓乾燥得純化之聚醚醯胺醯亞胺粉末。將所得之聚 -30- (27) (27)200423316 醚醯胺醯亞胺粉末1 2 0克及矽烷偶合劑（信越化學工業（ 股）製，商品名：S Η 6 0 4 0 ) 3 · 6克溶解於N -甲基-2 -吡咯 烷酮3 60克，得芳香族聚醚醯胺醯亞胺黏著劑淸漆。 製造例3 (使用於實施例5之樹脂層Β的芳香族聚醚 醯胺醯亞胺淸漆之製造） 於配備溫度計、攪拌機、氮導入管及分餾器之五公升 四口燒瓶在氮氣環境下饋入2，2-雙（4- ( 4-胺基苯氧基 )苯基）丙烷172.4克（0.42莫耳），及4，亞甲基 雙（2，6-二異丙基苯胺）153.7克（0.42莫耳），溶解於 Ν-甲基-2-吡咯烷酮1 5 5 0克。更將溶液冷卻至〇°C，於該 溫度添加氯化偏苯三酸酐174.7克（0.83莫耳）。氯化偏 苯三酸酐溶解後，添加三乙胺1 3 0克。於室溫持續攪拌2 小時後，升溫至1 8 0 °C反應5小時完成醯亞胺化。將所得 之反應液投入甲醇中，離析出聚合物。將之乾燥後溶解於 N-甲基-2-吡咯烷酮，倒入甲醇中，再次離析出聚合物。 然後，減壓乾燥得純化之聚醚醯胺醯亞胺粉末。將所得之 聚醚醯胺醯亞胺粉末1 20克及矽烷偶合劑（信越化學工業 (股）製，商品名：SH6040 ) 6克溶解於N-甲基-2-吡咯 烷酮3 60克，得芳香族聚醚醯胺醯亞胺淸漆。 製造例4 (使用於實施例6之樹脂層B的芳香族聚醚 醯胺醯亞胺粉末之合成） 於配備溫度計、攪拌機、氮導入管及分餾器之五公升 -31 - (28) (28)200423316 四口燒瓶在氮氣環境下饋入2，2-雙[4- (4-胺基苯氧基） 苯基]丙烷270.9克（0.66莫耳），及1，3-雙（3-胺基丙 基）四甲基二矽氧烷8·7克（〇.03 5莫耳），溶解於N-甲 基-2 - D[t咯院酮1 9 5 0克。再將該溶液冷卻至〇 °C，於該溫 度下添加氯化偏苯三酸酐1 4 9.5克（〇 · 7 1莫耳）。氯化偏 苯三酸酐溶解後，添加三乙胺丨〇 〇克。於室溫持續攪拌2 小時後，升溫至1 80°C反應5小時完成醯亞胺化。將所得 之反應液倒入甲醇中，離析出聚合物。將之乾燥後，溶解 於N -甲基-2 -毗咯烷酮，倒入甲醇中再次離析出聚合物。 然後’減壓乾燥得純化之芳香族聚醚醯胺醯亞胺粉末。 製造例5 (使用於實施例9的芳香族聚醚醯胺醯亞胺 黏著劑淸漆之製造） 將製造例4得之聚醚醯胺醯亞胺粉末1 20克及矽烷偶 合劑（信越化學工業（股）製，商品名：SH6040 ) 3.6克 溶解於N-甲基-2-吡咯烷酮3 60克，得芳香族聚醚醯胺醯 亞胺黏著劑淸漆。 製造例6 (使用於實施例1 〇的芳香族聚醚醯胺醯亞 胺黏著劑淸漆之製造） 於配備溫度計、攪拌機、氮導入管及分餾器之五公升 四口燒瓶在氮氣環境下饋入2，2-雙[4- (4·胺基苯氧基） 苯基]丙烷102.5克（0.25莫耳），及4，4/-亞甲基雙（ 2，6 -二異丙基苯胺）91.5克（0.25莫耳），溶解於N -甲 -32- (29) (29)200423316 基-2-吡咯烷酮1 900克。再將該溶液冷卻至0°C，於該溫 度添加雙酚A雙偏苯三酸二酐282.2克（0.49莫耳）。然 後，於室溫20分鐘、60 °C 2小時持續攪拌後，升溫至180 °C反應5小時完成醯亞胺化。將所得之反應液倒入甲醇中 ，離析出聚合物。將之乾燥後溶解於N-甲基-2-吡咯烷酮 ，倒入甲醇中再次離析出聚合物。然後，減壓乾燥得純化 之聚醚醯胺醯亞胺粉末。將所得之聚醚醯胺醯亞胺粉末 120克溶解於N-甲基-2-吡咯烷酮3 60克，得芳香族聚醚 醯胺醯亞胺黏著劑淸漆。 製造例7 (使用於實施例1 1及1 2之芳香族聚醚醯胺 醯亞胺黏著淸漆之製造） 於配備溫度計、攪拌機、氮導入裝置及分餾器之五公 升四口燒瓶在氮氣環境下饋入雙[4- ( 4-胺基苯氧基）苯 基]硕250.9克（0.58莫耳），及1，3-雙（3-胺基丙基） 四甲基二矽氧烷7.4克（〇.〇3莫耳），溶解於N-甲基-2-吡咯烷酮1 5 00克。再將該溶液冷卻至〇°C，於該溫度添 加氯化偏苯三酸酐126.3克（0.6莫耳）。氯化偏苯三酸 酐溶解後，添加三乙胺67克。於室溫持續攪拌2小時後 ’升溫至1 8 0 °C反應5小時完成醯亞胺化。將所得反應液 倒入甲醇中離析出聚合物。將之乾燥後，溶解於N -甲基-2-吡咯烷酮，倒入甲醇中再度離析出聚合物。然後，減壓 乾燥得純化之聚醚醯胺醯亞胺。所得之聚醚醯胺醯亞胺粉 末120克及矽烷偶合劑（信越化學工業（股）製，商品名 -33- (30) (30)200423316 :SH6040 ) 6.0克溶解於N-甲基-2-吡咯烷酮3 60克，得 芳香族聚醚醯胺醯亞胺黏著劑淸漆。 製造例8 (使用於比較例1之聚矽氧烷聚醯胺嵌段共 聚物黏著劑淸漆之製造） 於配備溫度計、攪拌機、氮導入管及分餾器之五公升 四口燒瓶在氮氣環境下饋入2，2-雙[4- (4-胺基苯氧基） 苯基]丙烷295.2克（0.72莫耳）及聚矽氧二胺（信越化 學工業（股）製，商品名：X-22-161B) 540克（0.18莫 耳），溶解於二乙二醇二甲醚2400克。再將該溶液冷卻 至-l〇°C，於該溫度添加氯化異酞酸188.8克（0.93莫耳 )。然後，攪拌1小時後，添加環氧丙烷214克。再於室 溫持續攪拌30分鐘後，升溫至40 °C反應5小時。將所得 之反應液倒入甲醇中，離析出聚合物。將之乾燥後，溶解 於二甲基甲醯胺，倒入甲醇中再次離析出聚合物。然後， 減壓乾燥得純化之聚矽氧烷聚醯胺嵌段共聚物粉末。溶解 所得樹脂粉末1 20克及矽烷偶合劑（信越化學工業（股） 製，商品名：SH6040 ) 6.0克於N-甲基-2-吡咯烷酮360 克，得聚矽氧烷聚醯胺嵌段共聚物黏著劑淸漆。 製造例9 (使用於比較例3的芳香族聚醚醯胺醯亞胺 黏著劑淸漆之製造） 於配備溫度計、攪拌機、氮導入管及分餾器之五公升 四口燒瓶在氮氣環境下饋入雙[4- ( 4-胺基苯氧基）苯基] -34- (31) 200423316 碾259.6克（0.60莫耳），溶解於Ν-甲3 1 5 00克。再將該溶液冷卻至0°C，於該溫度 三酸酐126.3克（0.6莫耳）。氯化偏苯三 添加三乙胺6 7克。於室溫持續攪拌2小 180°C反應5小時完成醯亞胺化。將所得之 醇中，離析出聚合物。將之乾燥後，溶解於 咯烷酮，倒入甲醇中再次離析出聚合物。然 得純化之聚醚醯胺醯亞胺粉末。將所得之聚 粉末1 20克及矽烷偶合劑（信越化學工業（ 名：SH6040 ) 6.0克溶解於N-甲基-2-口比咯失 得芳香族聚醚醯胺醯亞胺黏著劑淸漆。 實施例1 以厚度125微米表面施以化學處理之聚 宇部興產（股）製，UP ILEX SGA )用作支 聚醯亞胺薄膜之一面，將製造例1中製造之 胺醯亞胺黏著劑淸漆流塑成90微米厚度，ί 鐘、3 00 °C 1〇分鐘乾燥，得支承薄膜1之-微米之樹脂層A的第1圖之構造的半導體 樹脂層A之玻璃轉移溫度係1 951，減少5 係42 1°C ’於23 0°C之彈性率係7百萬帕。 厚度（A)與支承薄膜1的厚度（B)之厚虔 0.2。 其次，於溫度2 5 (TC、壓力8百萬帕、 S - 2 -吼咯烷酮 添加氯化偏苯 酸酐溶解後， 诗後，升溫至 反應液倒入甲 N -甲基· 2 -吡 後，減壓乾燥 醚醯胺醯亞胺 股）製，商品 芒酮3 60克， 醯亞胺薄膜（ 承薄膜。於該 芳香族聚醚醯 令 100 〇C 10 分 -面有厚度25 用黏著薄膜。 重量％之溫度 樹脂層A2之 :比（A/B )係 時間1 〇秒黏 -35- (32) (32)200423316 貼於壓延銅箔，測定25 °C下樹脂層A與銅箔的90度剝離 強度（剝除速度：每分鐘3 0 0毫米，下同）得1 5 0牛頓/ 米，搬運時不起剝離之缺失。而半導體用黏著薄膜之捲曲 少，黏著時工作性良好。 第2圖示’使用該半導體用黏著薄膜製造半導體裝置 之過程。如第2圖（a) 、( b )，於半導體用黏著薄膜之 樹脂層A貼合銅箔3，如第2圖（c) 、( d ) 、( e )、 (f ) 、（ g )、黏貼感光性薄膜4於半導體用黏著薄膜及 反面之銅箔後，疊以配線電路之光罩5以U V光曝光，其 次將感光性薄膜4顯像後，使用氯化鐵溶液蝕刻得具有內 導線6及晶片焊墊7之配線電路。加工金屬板成配線電路 之過程中，無蝕刻液之滲透所致之電路形成不良，淸洗過 程、搬運過程中電路之剝離等缺失。 於如上得之配線電路的晶片焊墊7，如第2圖（h ) ，利用晶片接合材料9黏著半導體元件8，將半導體元件 8及內導線6用線1 〇絲焊，以封裝材料π封裝配線電路 、半導體元件及線，得封裝體。所得封裝體，係第2圖（ h )之封裝體多數個連結而成，構造如第3圖（圖未示銀 膏（晶片接合材料9 ))。而6、7皆係加工金屬板（在 此係銅箔）得之配線電路的一部份。半導體元件之黏著係 用銀膏’於1 5 0 °C加熱6 0分鐘使銀膏硬化。絲焊係用金 線’於2 3 0 °C倂用超音波爲之。封裝過程係用聯苯封裝材 料（日立化成工業（股）製，商品名：C E L 9 2 0 0 )，於溫 度180 °C、壓力10百萬帕、時間3分鐘爲之，然後，於 -36- (33) 200423316 1 8 0 °C加熱5小時，使封裝樹脂硬化。任一過程皆無問題 發生。封裝過程後，如第2圖（i )，於2 3 5 °C自配線電路 及封裝材料剝除半導體用黏著薄膜12 (剝除速度：每分 鐘3 0 0毫米，下同），則9 0度剝離強度爲3 5 〇牛頓/米可 簡單剝除，於配線電路及封裝樹脂皆無樹脂殘留。極微量 之殘留樹脂亦能以N -甲基-2 - D比咯院酮淸洗去除。 又再’將該封裝體切割以製作各有一半導體元件之封 裝體時，過程中無問題發生。 實施例2
除支承薄膜係使用厚度5 0微米，表面經化學處理之 聚醯亞胺薄膜（宇部興產（股）製，UPILEX SGA )以外 ’如同實施例1製作半導體用黏著薄膜。樹脂層A之厚 度（A)與支承薄膜之厚度（B)的厚度比（A/B)係0.5 。其次於溫度2 5 (TC、壓力8百萬帕、時間1 〇秒黏貼於 1 〇微米之壓延銅箔，測定2 5 0 °C下樹脂層A與金屬板的 9〇度剝離強度得1 70牛頓/米，搬運時無剝離之缺失發生 。而且半導體黏著薄膜少有捲曲，黏著時工作性良好。又 再，使用黏貼以該半導體用黏著薄膜之銅箔，如同實施例 1進行金屬板加工，半導體元件之黏著於配線電路，絲焊 過程以及封裝過程。製作第3圖的構造之封裝體，任一過 程皆無問題發生。封裝過程後，於23 5 t自配線電路及封 裝材料剝除半導體黏著薄膜，則90度剝離強度爲3 3 0牛 頓/米，可簡單剝除。樹脂於配線電路及封裝材料幾無附 -37- (34) (34)200423316 著殘留。 實施例3 除支承薄膜係使用厚度2 5微米，表面施以化學處理 之聚醯亞胺薄膜（宇部興產（股）製，UPILEX SGA)以 外，如同實施例1製作半導體用黏著薄膜。樹脂層A之 厚度（A)與支承薄膜之厚度（B)的厚度比（A/B )係 1 . 〇。其次，於溫度2 5 (TC、壓力8百萬帕、時間1 〇秒黏 著於1 〇微米之壓延銅箔，測定2 5 0 °C下樹脂層A與金屬 板的90度剝離強度得170牛頓/米，搬運時無剝離的缺失 發生。又半導體用黏著薄膜之捲曲雖稍大，但黏著時工作 性良好。又再，使用黏貼該半導體黏著薄膜之銅箔，如同 實施例1進行金屬板加工，半導體元件之黏著於配線電路 ，絲焊過程、封裝過程以及裁切，製作第3圖之構造的封 裝體，任一過程皆無問題發生。封裝過程後，於23 5 °C自 配線電路及封裝材料剝除黏著薄膜，則90度剝離強度爲 3 3 0牛頓/米，可簡單剝除。 實施例4 除支承薄膜係使用厚度25微米，表面施以電漿處理 之聚醯亞胺薄膜（宇部興產（股）製，UPILEX SPA )以 外，如同實施例1製作半導體用黏著薄膜。樹脂層A之 厚度（A )與支承薄膜之厚度（B )的厚度比（A/B )係 1 . 〇。其次於溫度2 5 0 °C、壓力8百萬帕、時間1 〇秒黏著 -38- (35) (35)200423316 於70微米之壓延銅箔，測定25 °C下樹脂層A與金屬板的 90度剝離強度得170牛頓/米，搬運時無剝離之缺失發生 。半導體用黏著薄膜少有捲曲，黏著時工作性良好。更使 用黏貼以該半導體用黏著薄膜之銅箔，如同實施例1進行 金屬板加工，半導體元件之黏著於配線電路，絲焊過程以 及封裝過程。製作第3圖之構造的封裝體，任一過程皆無 問題發生。封裝過程後，於23 5 t自配線電路及封裝材料 剝除黏著薄膜，則9 0度剝離強度爲3 0 0牛頓/米，可簡單 剝除。並且，樹脂於配線電路及封裝材料幾無附著殘留。 實施例5 支承薄膜係用厚度25微米，表面施以電漿處理之聚 醯亞胺薄膜（宇部興產（股）製，UPI LEX SPA)。於該 聚醯亞胺薄膜之一面，以製造例2製造之芳香族聚醚醯胺 醯亞胺黏著劑淸漆流塑成50微米之厚度，以1〇〇 °C 10分 鐘、30CTC 10分鐘乾燥，形成厚度10微米之樹脂層 A。 該樹脂層A之玻璃轉移溫度係187°C，減少5%重量之溫 度係429t，於23 0。(：之彈性率係5百萬帕。更於聚醯亞 胺薄膜之反面，以製造例3製造之芳香族聚醚醯胺醯亞胺 樹脂淸漆流塑成50微米厚度，以100 °C 1〇分鐘、300 °C 1〇 分鐘乾燥，形成厚度1 0微米之樹脂層B。該樹脂層B之 玻璃轉移溫度係260°C，減少5%重量之溫度爲421°C，於 23 (TC之彈性率爲1 700百萬帕。藉此得如第4圖之於支承 薄膜1各於一面塗布有樹脂層A2及樹脂層B13之半導體 -39- (36) (36)200423316 用黏著薄膜。 其次以溫度250C、壓力8百萬帕、時間1〇秒黏著 於1 0微米之壓延銅范後測定2 5 °C下與金屬板的9 0度剝 離強度得1 3 0牛頓/米，搬運時無剝離之缺失發生。半導 體用黏著薄膜幾無捲曲，黏著時工作性良好。更使用黏貼 以半導體用黏著薄膜之銅箔，如同實施例1進行金屬板加 工，半導體元件之黏著於配線電路，絲焊過程及封裝過程 ，製作第3圖之構造的封裝體，任一過程皆無問題發生。 封裝過程後，於2 5 0 °C自配線電路及封裝材料剝除黏著薄 膜，則90度剝離強度爲2 80牛頓/米，可簡單剝除。並且 ，樹脂於配線電路及封裝材料幾無附著殘留。 實施例6 支承薄膜係用厚度25微米，表面施以化學處理之聚 醯亞胺薄膜（宇部興產（股）製，UPILEX SGA )。於該 聚醯亞胺薄膜之一面，將製造例2製造之芳香族聚醚醯胺 醯亞胺黏著淸漆流塑成厚度50微米，於100 °C 10分鐘、 3 0(TC 10分鐘乾燥，形成厚度10微米之樹脂層A。該樹 脂層A之玻璃轉移溫度係187°C，減少5%重量之溫度爲 429 °C，於23 0 °C之彈性率爲5百萬帕。更於聚醯亞胺薄 膜之反面，將製造例4中製造之玻璃轉移溫度23 (TC的芳 香族聚醚醯胺醯亞胺粉末與雙（4-馬來醯亞胺苯基）甲烷 以6/4 (前者/後者）重量比混合之樹脂淸漆流塑成50微 米厚度，於lOOt： 10分鐘、300 °C 10分鐘乾燥，形成厚度 -40- (37) (37)200423316 10微米之樹脂層B。樹脂層B於23 0 °C之彈性率爲5 00百 萬帕。藉此如第4圖，得支承薄膜1雙面各塗布有樹脂層 A2及樹脂層B 1 3的半導體用黏著薄膜。然後，於溫度 2 5 0 °C、壓力8百萬帕、時間1 〇秒黏著於1 0微米之壓延 銅箔後，測定2 5 °C下樹脂層A與金屬板的90度剝離強度 得130牛頓/米，搬運時不起剝離之缺失。半導體用黏著 薄膜亦幾不捲曲，黏著時之工作性良好。使用黏貼該半導 體黏著用薄膜之銅箔，如同實施例1進行金屬板加工，半 導體元件於配線電路之黏著，絲焊過程及封裝過程。製作 成第3圖之構造的封裝體，任一過程中皆無問題發生。封 裝過程後，於2 5 0 °C自配線電路及封裝材料剝除黏著薄膜 ，則90度剝除強度係2 80牛頓/米，可簡單剝除。並且， 樹脂於配線電路及封裝材料幾無附著殘留。 實施例7 除支承薄膜係取代厚度1 2 5微米，表面施以化學處理 之聚醯亞胺薄膜（宇部興產（股）製，UP ILEX SGA )， 改用厚度125微米之聚萘酸乙二醇酯薄膜（帝人（股）製 ，商品名：TE ONEX)以外，如同實施例1製作半導體用 黏著薄膜。樹脂層A之厚度（A)與支承薄膜之厚度（B )的厚度比（A/B )係0.2。其次，於溫度250°C、壓力8 百萬帕、時間1 0秒黏著於壓延銅箔，測定2 5 °C時樹脂層 A與金屬板的9 0度剝離強度得1 5 0牛頓/米，搬運時無剝 離之缺失發生。半導體用薄膜之捲曲雖稍大，但黏著時工 -41 - (38) 200423316 作性良好。使用黏貼該半導體用黏著薄膜之銅箔，如同實 施例1進行金屬板加工，半導體元件於配線電路之黏著， 絲焊過程以及封裝過程，製作第3圖之構造的封裝體，任 一過程中皆無問題發生。封裝過程後，於23 5 t自配線電 路及封裝材料剝除黏著薄膜，則90度剝離強度爲3 5 0牛 頓/米，可簡單剝除。而且，樹脂於配線電路及封裝材料 幾無附著殘留。
實施例8
除支承薄膜係使用厚度25微米，表面施以化學處理 之聚醯亞胺薄膜（宇部興產（股）製，UP ILEX SGA )以 外，如同實施例1製作半導體用黏著薄膜，於溫度3 5 (TC 、壓力3百萬帕、時間3秒黏著於150微米之42合金板 ，測定25 °C下樹脂層A與金屬板之90度剝離強度得900 牛頓/米，搬運時無剝離之缺失發生。半導體用黏著薄膜 亦少有捲曲，黏著時工作性良好。更使用黏貼有該半導體 用黏著薄膜之金屬板，進行金屬板加工，半導體元件於配 線電路之黏著，絲焊過程及封裝過程，製作第3圖的構造 之封裝體，任一過程中皆無問題發生。封裝過程後，於 23 5 °C自配線電路及封裝材料剝除黏著薄膜，則90度之剝 離強度爲220牛頓/米，可簡單剝除。並且，樹脂於配線 電路及封裝材料幾無附著殘留。 實施例9 -42- (39) 200423316 除樹脂層A之形成係使用製造例5中製造之芳 聚醚醯胺醯亞胺黏著劑淸漆以外，如同實施例1製作 體用黏著薄膜。樹脂層A之玻璃轉移溫度爲23 0 °C， 5 %重量之溫度係4 5 1 °C，2 3 0 °C時之彈性率爲1 5 0百 。其次，於溫度2 5 0 °C、壓力8百萬帕、時間1 〇秒 於3 5微米之電解銅箔。黏著後於25 °C測定樹脂層A 箱的9 0度剝離強度得7 0牛頓/米，搬運時無剝離之 發生。半導體用黏著薄膜少有捲曲，黏著時工作性良 更使用該黏貼有半導體用黏著薄膜之銅箔，如同實施 加工金屬板得配線電路，於配線電路鍍金後，進行半 元件之黏著，絲焊過程及封裝過程，製作第3圖之構 封裝體，任一過程中皆無問題發生。封裝過程後，於 °C自配線電路及封裝材料剝除半導體用黏著薄膜，！ 度剝離強度爲3 00牛頓/米，可簡單剝除。並且，樹 配線電路及封裝材料幾無附著殘留。 實施例1 0 除樹脂層A之形成係用製造例6中製造之芳香 醚醯亞胺黏著劑淸漆以外，如同實施例1製作半導體 著薄膜。樹脂層A之玻璃轉移溫度爲2 4 0 °C，減少 量之溫度爲4 1 0 °C，2 3 0 °C下之彈性率爲3 0 0百萬帕 次，於溫度2 5 0 °C、壓力8百萬帕、時間1 〇秒黏著 體用黏著薄膜於1 8微米之電解銅箔。黏著後於2 5 °C 樹脂層A與銅箔的9 0度剝離強度得5 0牛頓/米，搬 香族 半導 減少 萬帕 黏著 與銅 缺失 好。 例1 導體 造的 205 1J 9 0 脂於 族聚 用黏 5%重 。其 半導 測定 運時 -43- (40) 200423316
無剝離之缺失發生。又，半導體用黏著薄膜少有捲曲，黏 著時之工作性良好。更使用該黏貼有該半導體用黏著薄膜 之銅箔，如同實施例1進行金屬板加工，半導體元件於配 線電路之黏著，絲焊過程及封裝過程，製作第3圖之構造 的封裝體，任一過程中皆無問題發生。封裝過程後，於 23 5 °C自配線電路及封裝材料剝除半導體用黏著薄膜，則 90度剝離強度爲5 00牛頓/米，可簡單剝除。並且，樹脂 於配線電路及封裝材料幾無附著殘留。 實施例1 1
支承薄膜係使用厚度2 5微米，表面施以砂氈處理之 聚醯亞胺薄膜（TORAY DUPONT (股）製，商品名： KAPTON EN，20至200°C之線熱膨脹係數1 5x 1 (Γ5厂C， 於2 00 °C加熱2小時之際加熱收縮率係0.02% )。於該聚 醯亞胺薄膜之一面，將製造例7中製造之芳香族聚醚醯胺 醯亞胺黏著劑淸漆流塑成25微米厚度，於100 °C 10分鐘 、30(TC 10分鐘乾燥，得支承薄膜之一面有厚度4微米之 樹脂層A的第1圖之構造的半導體用黏著薄膜。該樹脂 層A之玻璃轉移溫度係260 °C，減少5重量％之溫度爲 4 3 0 °C，2 3 0 °C之彈性率爲1 5 0 0百萬帕。 其次，於溫度2 8 0 °C、壓力6百萬帕、時間1 0秒黏 著半導體用黏著薄膜於1 0微米之壓延銅箔。黏著後測定 樹脂層A與銅箔於25 °C之90度剝離強度得30牛頓/米’ 搬運時無剝離之缺失發生。並且半導體用黏著薄膜幾不捲 -44 - (41) 200423316 曲，黏著時工性良好。
更使用黏貼該半導體用黏著薄膜之銅箔，將金屬板加 I成配線電路，則於與黏著薄膜之界面見有極微量的蝕刻 '液之滲透’並於淸洗過程中水流過強時或有部份剝離，經 條件之最適化即可避開問題。其次進行半導體元件於晶片 焊墊之黏著過程。此際，爲使黏著用之銀膏硬化，於1 5 0 °C加熱90分鐘後，於25 °C測定銅箔與樹脂層A的90度 剝離強度’得5 0牛頓/米。 更使用黏著該半導體元件之附有黏著薄膜之配線電路 進行絲焊。此際，於2 6 0 °C之絲焊後，測定2 5 t下銅箔與 樹脂層A的90度剝離強度，得70牛頓/米。
更使用附有黏著薄膜之配線電路，同如實施例1進行 封裝過程，製作第3圖之構造的封裝體，封裝過程中無封 裝材料滲入配線電路與樹脂層A之間等問題發生。封裝 過程後，於1 75 t自配線電路及封裝材料剝除半導體用黏 著薄膜，則90度剝離強度爲1 00牛頓/米，可簡單剝除。 實施例1 2 如同實施例1 1製作半導體用黏著薄膜，黏貼於3 5微 米之壓延銅箔，形成不同的配線電路，於配線電路鍍金後 ’進行半導體元件之黏著、絲焊過程、封裝過程，製作多 數的第5圖之封裝體的連結構造之封裝體，任一過程中皆 無問題發生。封裝過程後，於1 7 5 t自配線電路及封裝材 料剝除半導體用黏著薄膜，則90度剝離強度爲90牛頓/ -45- (42) (42)200423316 米，可簡單剝除。並且，黏著劑於配線電路及封裝材料幾 無附著殘留。而且，分割該多數連結構造之封裝體製作第 5圖之封裝個體之過程中，無問題發生。 比較例1 支承薄膜係使用厚度1 2 5微米，表面施以化學處理之 聚醯亞胺薄膜（宇部興產（股）製，UP ILEX SGA )。於 該支承薄膜之一面，將製造例8中製造之聚矽氧烷聚醯胺 嵌段共聚物黏著劑淸漆流塑成90微米厚度，於100 °C 10 分鐘、3 00 °C 1 〇分鐘乾燥，得支承薄膜1之一面附有厚度 25微米的樹脂層A2之第1圖的構造之半導體用黏著薄膜 。該樹脂層A的玻璃轉移溫度係182 °C，減少5%重量之 溫度爲3 8 0 °C，於23 0°C彈性率不及1百萬帕。樹脂層A 之厚度（A)與支承薄膜的厚度（B)之厚度比（A/B)係 0.2。其次，將該半導體用黏著薄膜於溫度250 °C、壓力8 百萬帕、時間1〇秒黏著於12微米之壓延銅箔，於25 °C 測定銅箔與樹脂層A的90度剝離強度得0牛頓/米，搬運 時已剝離，嗣後過程無法進行。 比較例2 支承薄膜係使用厚度1 2 5微米，表面施以化學處理之 聚醯亞胺薄膜（宇部興產（股）製，UPILEX SGA)。於 該支承薄膜之一面，以酚樹脂系黏著劑淸漆流塑成80微 米厚度，於1〇〇 °C 1〇分鐘、150°C 10分鐘乾燥，得支承薄 -46- (43) (43)200423316 膜1之一面附有厚度25微米的樹脂層A2之第1圖的構 造之半導體用黏著薄膜。樹脂層A的玻璃轉移溫度係1 8 0 °C，減少5 %重量之溫度係2 8 0 °C，2 3 0 °C之彈性率爲1 0 百萬帕。樹脂層A的厚度（A )與支承薄膜的厚度（B ) 之厚度比（A/B )係0.2。 其次，於溫度25 0°C、壓力8百萬帕、時間10秒， 將半導體黏著薄膜黏貼於壓延銅箔，於25 °C測定銅箔與 樹脂層A的90度剝離強度得400牛頓/米，搬運時無剝離 的缺失發生。又半導體用黏著薄膜少有捲曲，黏著時工作 性良好。更使用黏貼該半導體用黏著薄膜之銅箔，如同實 施例1進行金屬板加工，半導體元件於配線電路之黏著， 絲焊過程，則絲焊過程中有氣體釋出，發生線的污染之缺 失。 進行封裝過程，製作第3圖之構造的封裝體後，於 1 90 °C自配線電路及封裝材料剝除半導體用黏著薄膜，則 90度剝離強度達1 3 00牛頓/米，封裝材料部份破損。又， 樹脂於配線電路及封裝材料大量附著殘留，用N-甲基-2-吡烷酮淸洗亦難以去除。 比較例3 支承薄膜係使用厚度2 5微米，表面施以砂氈處理之 聚醯亞胺薄膜（TORAY DUPONT (股）製，商品名： KAPTON EN，20 至 2 0 0 °C 之線熱膨脹爲！ 5 x ；! 〇 · 5 / 〇c，於 2 〇 〇 °C加熱2小時之際加熱收縮率〇 · 〇 2 % )。於該聚醯亞 -47- (44) (44)200423316 胺薄膜之一面，以製造例9中製造之芳香族聚醚醯胺醯亞 胺黏著劑淸漆流塑成25微米厚度，於1〇〇 °C 1〇分鐘、300 °C 1 〇分鐘乾燥，得支承薄膜之一面附有厚度4微米之樹 脂層A的第1圖之構造的半導體用黏著薄膜。該樹脂層A 的玻璃轉移溫度係2 7 0 °C，減少5 %重量之溫度爲4 4 0 °C， 2 3 0 °C之彈性率爲1 7 0 0百萬帕。 其次，於溫度2 8 0 °C、壓力6百萬帕、時間1 0秒黏 著半導體用黏著薄膜於1 0微米之壓延銅箔。黏著後測定 樹脂層A與銅箔於25 °C之90度剝離強度，得5牛頓/米 〇 將該黏貼有半導體用黏著薄膜之銅箔加工成配線電路 ，則於黏著薄膜與界面見有蝕刻液之滲透，部份電路發生 缺損。又因淸洗過程中相當多的電路剝離，無法進行其次 過程。 從實施例1至12及比較例1至3之結果知，將金屬 板加工成配線電路前，與金屬板於2 5 °C之9 0度剝離強度 在2 0牛頓/米以上，而樹脂封裝後，〇 °C至2 5 0。(：溫度範圍 之至少一點自配線電路及封裝材料的9 0度剝離強度1 〇 〇 〇 牛頓/米以下，能自配線電路及封裝材料剝離的半導體用 黏著薄膜之使用，可於金屬板加工等各過程中無缺失之產 生，以高工作性及生產力製造半導體封裝體。 【圖式簡單說明】 第1圖係本發明之一樣態的半導體用黏著薄膜之剖視 -48- (45) (45)200423316 圖。 第2圖係使用本發明之半導體用黏著薄膜製造半導體 裝置的過程之剖視說明圖。 第3圖係具備本發明之一樣態的半導體用黏著薄膜之 半導體裝置的剖視圖。 第4圖係本發明之一樣態的半導體用黏著薄膜之剖視 圖。 第5圖係具備本發明之一樣態的半導體用黏著薄膜之 剖視圖。 【主要元件對照表】 1 支承薄膜
2 樹脂層A 3 銅箔 4 感光性薄膜 5 光罩 6 內導線 7 晶片焊墊 8 半導體元件 9 晶片接合材料 10 線 11 封裝材料 12 半導體用黏著薄膜
13 樹脂層B -49-

Claims (1)

  1. (1) (1)200423316 拾、申請專利範圍 1. 一種半導體用黏著薄膜，係於金屬板之一面黏貼半 導體用黏著薄膜後，加工金屬板成配線電路，搭載半導體 元件’封裝後剝離之方法中所使用的半導體用黏著薄膜， 其特徵爲：於支承薄膜之一面或雙面形成有樹脂層A，將 黏貼有半導體用黏著薄膜之金屬板加工成爲配線電路之前 樹脂層A與金屬板於25 °C的90度剝離強度在20牛頓/米 以上’且以封裝材料封裝黏貼有半導體用黏著薄膜之配線 電路後，樹脂層A與配線電路及封裝材料於0至25 0 °C溫 度範圍之至少一點中，90度剝離強度係任一皆在1〇〇〇牛 頓/米以下者。 2 ·如申請專利範圍第1項之半導體用黏著薄膜，其中 以封裝材封裝裝後，樹脂層A與配線電路及封裝材料於 1〇〇至25 0°C溫度範圍之至少一點中，90度剝離強度係皆 在1 000牛頓/米以下。 3 ·如申請專利範圍第1項之半導體用黏著薄膜，其中 以封裝材料封裝後，將半導體用黏著薄膜自配線電路及封 裝材料剝除時之溫度下，樹脂層A與配線電路及封裝材料 的90度剝離強度係任一皆在丨〇〇〇牛頓/米以下。 4 ·如申請專利範圍第1項之半導體用黏著薄膜，其中 樹脂層A的玻璃轉移溫度係1〇〇至300°C。 5 ·如申請專利範圍第1項之半導體用黏著薄膜，其中 樹脂層A減少5重量％之溫度係300°C以上。 6.如申請專利範圍第1項之半導體用黏著薄膜，其中 -50· (2)200423316 樹脂層A於230°C之彈性率 7 .如申請專利範圔第] 樹脂層A含具有醯胺基' i 熱塑性樹脂。 8.如申請專利範圍第] 樹脂層A含具有醯胺基、画 樹脂。 9 .如申請專利範圍第] 支承薄膜之材質係選自芳1 芳香族聚醯胺醯亞胺、芳1 硫醚、芳香族聚醚酮、聚5 乙二醇酯所成之群。 10.如申請專利範圍第 中各樹脂層A之厚度（A (A/B )係0.5以下。 1 1.如申請專利範圍第 中於支承薄膜之一面形成窄 面形成有2 3 0 °C之彈性率在 脂層B。 1 2 ·如申請專利範圍第 厚度在200微米以下。 13.—種附有黏著薄膜 申請專利範圍第1至1 2 J 黏貼。 :在IMPa以上。 ^項之半導體用黏著薄膜，其中 I基、醯亞胺基、醚基或硕基之 .項之半導體用黏著薄膜，其中 禱基、醯亞胺基或醚基之熱塑性 .項之半導體用黏著薄膜，其中 ^族聚醯亞胺、芳香族聚醯胺、 ^族聚硕、芳香族聚醚硕、聚苯 ¥酯、芳香族聚醚醚酮及聚萘酸 1項之半導體用黏著薄膜，其 )與支承薄膜之厚度（B )之比 1項之半導體用黏著薄膜，其 ί具黏著性之樹脂層A，於其反 :lOMPa以上，不具黏著性之樹 1項之半導體用黏著薄膜，其 之金屬板，其特徵爲：經以如 頁中任一項之半導體用黏著薄膜 -51 · (3) 200423316 1 4 . 一種附有黏著薄膜之配線電路’其特徵 如申請專利範圍第1 3項的附有黏著薄膜之金屬 配線電路而得。 1 5 .如申請專利範圍第1 4項的附有黏著薄 電路，其係將一面接合於半導體用黏著薄膜之樹 黏著。 16.—種附有黏著薄膜之半導體裝置’其特 用如申請專利範圍第1至1 2項中任一項之半導 薄膜。 1 7 .如申請專利範圍第1 6項的附有黏著薄 裝置，其係由半導體用黏著薄膜，其一面接合於 黏著薄膜的樹脂層A而黏著之配線電路，電性連 電路的外露面之半導體元件，以及封裝於半導體 裝材料所成。 18. —種半導體裝置，其特徵爲：從如申請 第17項之半導體裝置剝離半導體用黏著薄膜而得 19. 一種半導體裝置之製造方法，其特徵爲 貼如申請專利範圍第1至1 2項中任一項之半導 薄膜於金屬板之一面的過程，將金屬板加工成配 過程，將半導體元件電連接於配線電路的外露面 ，以封裝材料封裝配線電路之外露面及半導體元 ，以及，自配線電路及封裝材料將半導體用黏著 之過程所成。 20. 如申請專利範圍第19項的半導體製造裝 爲：係將 板加工成 膜之配線 脂層A而 徵爲：使 體用黏著 膜之半導 半導體用 接於配線 元件之封 專利範圍 ： 〇 :係由黏 體用黏著 線電路之 上之過程 件之過程 薄膜剝離 置之製造 -52- (4) (4)200423316 方法，其中配線電路係由各具有晶片焊墊及內導線的多數 圖型所成，並包含封裝過程後或剝離半導體用黏著薄膜之 過程後’分割經封裝之附有黏著薄膜的配線電路，以得多 數之各有一個半導體元件的半導體裝置之過程。
    -53-
TW093104110A 2003-02-19 2004-02-19 Adhesive film for semiconductor, adhesive film attached on metal plate, wiring circuit and semiconductor device with the same, and the manufacturing method for semiconductor device TW200423316A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003040904 2003-02-19

Publications (1)

Publication Number Publication Date
TW200423316A true TW200423316A (en) 2004-11-01

Family

ID=32905271

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093104110A TW200423316A (en) 2003-02-19 2004-02-19 Adhesive film for semiconductor, adhesive film attached on metal plate, wiring circuit and semiconductor device with the same, and the manufacturing method for semiconductor device

Country Status (5)

Country Link
US (2) US7449367B2 (zh)
JP (1) JPWO2004075293A1 (zh)
CN (1) CN1698200A (zh)
TW (1) TW200423316A (zh)
WO (1) WO2004075293A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI761666B (zh) * 2018-03-13 2022-04-21 日商昭和電工材料股份有限公司 半導體密封成形用暫時保護膜、帶暫時保護膜的引腳框架、帶暫時保護膜的密封成形體及半導體裝置的製造方法
US11908762B2 (en) 2018-03-12 2024-02-20 Resonac Corporation Temporary protective film for semiconductor sealing molding, lead frame with temporary protective film, sealed molded body with temporary protective film, and method for producing semiconductor device
TWI839533B (zh) * 2019-06-19 2024-04-21 日商力森諾科股份有限公司 半導體密封成形用暫時保護膜、捲盤體、帶有暫時保護膜的引線框架、帶有暫時保護膜的密封成形體以及製造半導體裝置的方法

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7449367B2 (en) 2003-02-19 2008-11-11 Hitachi Chemical Company, Ltd. Adhesive film for semiconductor, metal sheet with such adhesive film, wiring substrate with adhesive film, semiconductor device, and method for manufacturing semiconductor device
CN101451053A (zh) * 2004-05-18 2009-06-10 日立化成工业株式会社 粘接接合片与使用该粘接接合片的半导体装置以及其制造方法
JP2006295064A (ja) * 2005-04-14 2006-10-26 Hitachi Chem Co Ltd 半導体用接着フィルム、これを用いたリードフレーム及び半導体装置並びに半導体装置の製造方法
JP4601509B2 (ja) * 2005-07-22 2010-12-22 日立オートモティブシステムズ株式会社 モールド形電子回路装置及びその製造方法
DE102005047856B4 (de) * 2005-10-05 2007-09-06 Infineon Technologies Ag Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten, Systemträger zur Aufnahme der Halbleiterbauteilkomponenten und Verfahren zur Herstellung des Systemträgers und von Halbleiterbauteilen
WO2008024761A2 (en) * 2006-08-21 2008-02-28 Innotec Corporation Electrical device having boardless electrical component mounting arrangement
US7712933B2 (en) * 2007-03-19 2010-05-11 Interlum, Llc Light for vehicles
US8408773B2 (en) * 2007-03-19 2013-04-02 Innotec Corporation Light for vehicles
EP2232592B1 (en) 2007-12-12 2013-07-17 Innotec Corporation Method for overmolding a circuit board
JP2009188147A (ja) * 2008-02-06 2009-08-20 Sanyo Electric Co Ltd 回路装置の製造方法
JP2009252778A (ja) * 2008-04-01 2009-10-29 Sharp Corp 半導体パッケージの製造方法
US20100015340A1 (en) * 2008-07-17 2010-01-21 Zenergy Power Inc. COMPOSITIONS AND METHODS FOR THE MANUFACTURE OF RARE EARTH METAL-Ba2Cu3O7-delta THIN FILMS
JP5440010B2 (ja) 2008-09-09 2014-03-12 日亜化学工業株式会社 光半導体装置及びその製造方法
JP5300558B2 (ja) * 2009-03-27 2013-09-25 日東電工株式会社 半導体装置の製造方法
US7993981B2 (en) * 2009-06-11 2011-08-09 Lsi Corporation Electronic device package and method of manufacture
JP2011108969A (ja) * 2009-11-20 2011-06-02 Hitachi Cable Ltd 太陽電池モジュールの製造方法、及び太陽電池用配線基板
TWI401755B (zh) * 2010-08-10 2013-07-11 Adl Engineering Inc 四邊扁平無接腳封裝方法
TWI421958B (zh) * 2010-08-10 2014-01-01 Adl Engineering Inc 四邊扁平無接腳封裝方法及其製成之結構
CN104658919A (zh) * 2010-09-01 2015-05-27 群成科技股份有限公司 四边扁平无接脚封装方法
US9899329B2 (en) 2010-11-23 2018-02-20 X-Celeprint Limited Interconnection structures and methods for transfer-printed integrated circuit elements with improved interconnection alignment tolerance
JP5803276B2 (ja) * 2011-05-26 2015-11-04 富士通株式会社 半導体装置の製造方法
US8889485B2 (en) 2011-06-08 2014-11-18 Semprius, Inc. Methods for surface attachment of flipped active componenets
TWI469231B (zh) * 2011-09-09 2015-01-11 Dawning Leading Technology Inc 晶片封裝結構之製造方法
WO2013188678A1 (en) 2012-06-13 2013-12-19 Innotec, Corp. Flexible light pipe
TWI500090B (zh) * 2012-11-13 2015-09-11 矽品精密工業股份有限公司 半導體封裝件之製法
US9530718B2 (en) * 2012-12-26 2016-12-27 Intel Corporation DBF film as a thermal interface material
US9870978B2 (en) * 2013-02-28 2018-01-16 Altera Corporation Heat spreading in molded semiconductor packages
CN106659771B (zh) 2014-07-02 2021-09-24 康诺贝林伦瑙有限公司 修饰的von Willebrand因子
US9799719B2 (en) 2014-09-25 2017-10-24 X-Celeprint Limited Active-matrix touchscreen
WO2016051449A1 (ja) * 2014-09-29 2016-04-07 新電元工業株式会社 半導体パッケージの製造方法および半導体パッケージ
TWI681508B (zh) 2016-02-25 2020-01-01 愛爾蘭商艾克斯瑟樂普林特有限公司 有效率地微轉印微型裝置於大尺寸基板上
US10395966B2 (en) 2016-11-15 2019-08-27 X-Celeprint Limited Micro-transfer-printable flip-chip structures and methods
TWI762428B (zh) 2016-11-15 2022-04-21 愛爾蘭商艾克斯展示公司技術有限公司 微轉印可印刷覆晶結構及方法
US10600671B2 (en) 2016-11-15 2020-03-24 X-Celeprint Limited Micro-transfer-printable flip-chip structures and methods
US11024608B2 (en) 2017-03-28 2021-06-01 X Display Company Technology Limited Structures and methods for electrical connection of micro-devices and substrates
CN115335973A (zh) * 2020-04-06 2022-11-11 昭和电工材料株式会社 半导体密封成形用临时保护膜、带有临时保护膜的引线框、密封成形体及制造半导体封装件的方法
WO2021206069A1 (ja) * 2020-04-06 2021-10-14 昭和電工マテリアルズ株式会社 半導体封止成形用仮保護フィルム及びその製造方法、仮保護フィルム付きリードフレーム、仮保護された封止成形体、並びに、半導体パッケージを製造する方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2781019B2 (ja) 1989-09-06 1998-07-30 新光電気工業株式会社 半導体装置およびその製造方法
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
DE69304086T2 (de) * 1992-01-07 1997-04-03 Hitachi Chemical Co Ltd Polyimide, ritzehärtbare Harzzusammensetzungen mit den Polyimide, Formkörper auf die Harzzusammensetzungen und Verfahren zur Herstellung von deren Polyimiden
US6821821B2 (en) * 1996-04-18 2004-11-23 Tessera, Inc. Methods for manufacturing resistors using a sacrificial layer
JPH1012773A (ja) 1996-06-24 1998-01-16 Matsushita Electron Corp 樹脂封止型半導体装置およびその製造方法
JP3347026B2 (ja) * 1997-07-23 2002-11-20 株式会社巴川製紙所 電子部品用接着テープ
JPH11121646A (ja) 1997-10-14 1999-04-30 Hitachi Cable Ltd 半導体パッケ−ジおよびその製造方法
US6586081B1 (en) * 1999-03-12 2003-07-01 Kaneka Corporation Polyimide/metal laminate, and electric/electronic equipment bases, magnetic recording bases, solar battery bases, coating film for aerospace materials and filmy resistance elements with the use thereof
JP2000294580A (ja) 1999-04-12 2000-10-20 Nitto Denko Corp 半導体チップの樹脂封止方法及びリ−ドフレ−ム等貼着用粘着テ−プ
US6700185B1 (en) * 1999-11-10 2004-03-02 Hitachi Chemical Co., Ltd. Adhesive film for semiconductor, lead frame and semiconductor device using the same, and method for manufacturing semiconductor device
TW578222B (en) * 2002-01-11 2004-03-01 Mitsui Chemicals Inc Semiconductor wafer surface protective adhesive tape and backside process method of semiconductor wafer using the same
US7449367B2 (en) 2003-02-19 2008-11-11 Hitachi Chemical Company, Ltd. Adhesive film for semiconductor, metal sheet with such adhesive film, wiring substrate with adhesive film, semiconductor device, and method for manufacturing semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11908762B2 (en) 2018-03-12 2024-02-20 Resonac Corporation Temporary protective film for semiconductor sealing molding, lead frame with temporary protective film, sealed molded body with temporary protective film, and method for producing semiconductor device
TWI761666B (zh) * 2018-03-13 2022-04-21 日商昭和電工材料股份有限公司 半導體密封成形用暫時保護膜、帶暫時保護膜的引腳框架、帶暫時保護膜的密封成形體及半導體裝置的製造方法
TWI839533B (zh) * 2019-06-19 2024-04-21 日商力森諾科股份有限公司 半導體密封成形用暫時保護膜、捲盤體、帶有暫時保護膜的引線框架、帶有暫時保護膜的密封成形體以及製造半導體裝置的方法

Also Published As

Publication number Publication date
JPWO2004075293A1 (ja) 2006-06-01
US20060043607A1 (en) 2006-03-02
US7449367B2 (en) 2008-11-11
CN1698200A (zh) 2005-11-16
US20090053498A1 (en) 2009-02-26
WO2004075293A1 (ja) 2004-09-02

Similar Documents

Publication Publication Date Title
TW200423316A (en) Adhesive film for semiconductor, adhesive film attached on metal plate, wiring circuit and semiconductor device with the same, and the manufacturing method for semiconductor device
TW538427B (en) Adhesive film for semiconductor, lead frame and semiconductor device using the same, and method for manufacturing semiconductor device
TWI761666B (zh) 半導體密封成形用暫時保護膜、帶暫時保護膜的引腳框架、帶暫時保護膜的密封成形體及半導體裝置的製造方法
TWI320053B (zh)
JP3719234B2 (ja) 半導体用接着フィルム、およびこれを用いた半導体用接着フィルム付きリードフレームならびに半導体装置
TWI839533B (zh) 半導體密封成形用暫時保護膜、捲盤體、帶有暫時保護膜的引線框架、帶有暫時保護膜的密封成形體以及製造半導體裝置的方法
JP3575480B2 (ja) 半導体用接着フィルム
JP2008277802A (ja) 半導体用接着フィルム、半導体用接着フィルム付きリードフレーム及びこれらを用いた半導体装置
JP2008095063A (ja) 半導体用接着フィルム、半導体用接着フィルム付きリードフレーム、半導体用接着フィルム付き半導体装置、半導体装置
JP3373848B2 (ja) 半導体用接着フィルム
JP2007073921A (ja) 半導体用フィルム付複合金属層、半導体用フィルム、これを用いた配線回路付フィルム及び半導体用フィルム付半導体装置、半導体装置並びに半導体装置の製造方法
JP2006295064A (ja) 半導体用接着フィルム、これを用いたリードフレーム及び半導体装置並びに半導体装置の製造方法
JP3445266B2 (ja) 半導体用接着フィルム
JP2007335843A (ja) 半導体用接着フィルム付き金属板、これを用いてなる半導体用接着フィルム付き配線基板および半導体用接着フィルム付き半導体装置ならびに半導体装置およびその製造方法
KR20050024396A (ko) 반도체용 접착 필름, 이를 이용한 접착 필름 부착 금속판,접착 필름 부착 배선 회로 및 반도체장치, 및반도체장치의 제조 방법
JP2005220356A (ja) 半導体用接着フィルム、およびこれを用いた半導体用接着フィルム付きリードフレームならびに半導体装置