вы)оду усилител -формировател и к затворам первых транзисторов р и У -типа, истоки транзисторов р-типа триггера подключены к шине питани , ключевой транзистор и-типа, сток которого подключен к истокам транзисторов Vi-типа триггера, исток соединен с ши-ной нулевого потенциала, а затвор - с управл ющей шиной, два транзистора подзар да р-типа, истоки которых подключены к шине питани , сток первого транзистора подзар да соедине.н; с инверсным выходом усилите л -формировател , а сток второго транзистора подзар да соединен с пр мым выходом усилител -формировател затворы, транзисторов подзар да объединены и св заны с управл ющей шиной Информационный вход усилител -формировател подключен к затвору информа ционного транзистора Vi-типа, исток которого подключен к стоку ключевого транзистора, а сток соединен с истоком транзистора и-типа обратной св зи, сток которого подключен к инверсному выходу, а затвор - к пр мому выходу усилител -формировател . Этот усилитель-формирователь отличаетс простотой схемы и используетс в случа х, когда не требуютс повышенные стабильность и чувствительность переключательной характеристики схемы 21. Недостатком известного усилител формировател вл етс низка его стабильность и чувствительность. Целью изобретени вл етс повышение надежности усилител -формировател . Поставленна цель достигаетс тем что усилитель-.формирователь дл оперативного запоминающего устройства на КМДП-транзисторах, содержащий пер вый и второй транзисторы р-проводимости , третий и четвертый транзисторы Ц -проводимости, при этом стоки первого и третьего транзисторов подключены к первому выходу усилител формировател и к затворам второго и четвертого транзисторов, стоки ко Topbix подключены к второму выходу усилител -формировател и к затворам первого и третьего транзисторов, истоки первого и второго транзисторов подключены к шине питани , истоки третьего и четвертого транзисторов подключены к стоку ключевого тран. зистора У)-проводимости, исток которого соединен с шиной нулевого потенциала , а затвор - с шиной управлени , первый и второй транзисторы подзар да р-проводимости, истоки которых подключены к шине питани , сток первого транзистора подзар да соединен с первым выходом усилител -формировател , а сток второго транзистора подзар да соединен со вторым выходом усилител -формировател , затворы первого и второго транзисторов.подзар да подключены к шине управлени , информационный транзистора-проводимости, исток которого соединен со стоком ключевого транзистора, затвор - с информационным входом усилител -формировател , а сток - с истоком первого транзистора обратной св зи п.-проводимости , сток и затвор которого соответственно подключены к первому и второму выходам усилител -формировател , также содержит опорный транзистор VI -проводимости и второй транзистор обратной св зи -проводимости, исток которого соединен со стоком опорного транзистора, сток и затвор соответственно со вторым и первым выходами усилител -формировател , затвор опорного транзистора подключен к опорному входу усилител -формироват ал , а исток - к стоку ключевого транзистора. На чертеже представлен усилительформирователь . Устройство содержит первый и второй транзисторы 1 и 2 р.-проводимости, третий и четвертый 3 и транзисторы И-проводимости, первый выход 5, второй выход 6, шину 7 питани , ключевой транзистор 8 И-ПРОВОДИМОСТИ, шину 9 нулевого потенциала, шину 10 управлени , первый и второй транзисторы подзар да р-проводимости соответственно 11 и 12, информационный вход 13, информационный транзистор 1 П-проводимости, первый и второй транзисторы обратной св зи и-проводимости соответственно 15 и 16, транзистор 17 и-проводимости, опорный вход 18. Усилитель-формирователь работает следующим образом. В исходном состо нии (режим хранени в ЗУ) потенциал на шине 10 управлени соответствует логическому О. На опорный вход 18 подано опорное напр жение, соответствующее требуемой зоне переключени усилител по входному напр жению. Ключевой транзисторов закрыт, а открытые первый и BTopoi транзисторы, 11 и 12 под зар да устанавливают hfa первом и втором выходах 5 и 6 хровни логической 1. При этом первый и второй транз1 сторы 1 и 2 закрываютс , а тре тий и четвертый транзисторы 3 и открываютс . Первый и второй транзисторы 15 и 16 обратной св зи открыты . Опорным напр жением на опорном входе 18 опорный транзистор 17 приоткрыт и находитс в определенной точке вольт-амперных характеристик, В зависимости от логического уровн на информационном входе 13 информационный транзистор Т может быть-:ЛИбо открыт, либо закрыт. В любом случае состо ние информационного транl j не вли ет на состо ние зистора усилител -формировател , поскольку ключевой транзистор 8 закрыт. В режиме хранени на информационном, входе 13 .должна быть установлена ин-л формаци , подлежаща обработке усилителем . 3 режиме призма и запоминани входной информации (режим обращени в ЗУ) на шине 10 управлени I„ . устанавливаетс уровень логической 1. Транзисторы 11 и 12 подзар да закрываютс , а ключевой транзистор 8 открываетс . Предположим, что на информационный вход 13 подана логическа 1. Паразитные емкости в узлах схемы, св занных с первым 5 и вторым 6 ми, начинают разр жатьс через открытые транзисторы 3 и i, ключевой транзистор 8, информационный транзистор 1, первый и второй транзисторы 15 и 16 обратной сВЯЗИ;.опорный транзистор 17. Так как величина опорного напр жени лежит в зоне между уров1| ми логического О и логической 1 информационный транзистор будет открыт больше опорного транзистора Т7, следовательно ток, протекающий через информационный транзистор 14 . и первый транзистор 15 обратной св зи будет больше тока, протекающего через второй транзистор Тб обратной св зи и опорный транзистор 17 В Р9 зультате разр д паразитной e |1кocти св занной с первым выходом 5) произойдет быстрее и соответственно первыи , второй,,тритии и четвертый транзисторы , 1, 2, 3, установ тс в со-, сто ние, когда на выходе 5 будет ло0 гический О на втором выходе 6 логическа 1 (транзисторы 1 закрыты, а транзисторы 2, 3 открыты). По цепи обратной св зи второй транг зистор 16 обратной св зи закроетс , а первый транзистор 15 обратной св -. зи останетс открытым, Схема сохранит (запомнит) установившеес состо ние при любых изменени х информации на входе, так как состо ние информационного транзистора И не может повли ть на уровень логического О на первом выходе 5 соединенном с открытым третьим транзистором 3. При подаче на информационный вход 13 логического О информационный транзистор Н закроетс (или подзакроетс в случае подачи на вход 13 уровн логического О, величина которого близка к порогу переключени усилител ), Вэтом случае ток, протекающий через второй транзистор 16 обратной св зи и опорный транзистор . 17 (п|эавое плечо усилител ), будет больше и первый второй у третий и Четвертый 1, 2, 3 и 4 транзистора установ тс в состо ние когда на втором выходе 6 будет логический 0% а на первом вы) 5 логическа 1 (транзисторы 1J Ц открытыJ а транзисторы 2, 3 закрыты), Пёрвыйтр зиртор 15 обратной св зи зацгроетс , а / второй Транзистор 1.6 «б ратной св зи останетс .. При закрытом первом транзийтбре 5 обратной св зи изменение логического состо ни на информационном входе 13 не может изменить, установившийс уровень логической t на первом выходе 5 соег. дйненном-с открытым первым транзистором .; Таким образом, усилитель-формирователь запоминает поданную на вход информацию. При этом входна информаци подаётс на схему до перехода к режиму обращени и удерживаетс в том режиме на врем , достаточное л срабатывани схемы, пбсле чего нформаци на входе усилител может змен тьс . Высокие стабильность и чувствиельность усилител -формировател опедел ютс наличием стабильного опорого напр жени и симметричностью леч усилител во всем диапазоне детабилизирующих факторов, гарантирумой технологическим процессом изотовлени интегральной микросхемы ЗУ. 79991 Стыковка усилител -формировател по входу с ТТЛ-схемами обеспечиваетс соответствующим выбором величины опорного напр жени и пороговых напр жений МДП-транзисторов. Предлагаемый усилитель-формирователь обладает более высоко- стабильностью и чувствительностью, чем известный и может быть применен в высококачественных интегральных ЗУ на КМДП-транзисторах в качестве элемента регист ра и в качестве схемы приема и запоминани сигналов входной .информации и запись-считывание. Использование усилител -формировател в интегральной микросхеме ЗУ повысит надежность блока ЗУ и вычислитеИьной системы в целом, поскольку снизитс чувствительность мин росхемы ЗУ к сбо м временной диаграммы- в части.сигналов адреса, входной информации, запись-считывание, Помимо этого на 5-10 сократитс число интегральных схем обращени в блоке ЗУ, так как исключаютс макросхемы согласовани уровней и регистр адреса. Соответственно снизитс стоимость и увеличитс надежность блока ЗУ. эмула изобретени Усилитель-форми11о ватель дл oneративного запоминающёг& усхройства на КМДП-транзисторах, содерж ь му. первый и второй транзисторы р-про- - водимости, третий и четвертый транзисторы ,Vi -проводимости, при этом стоки первого и третьего транзисторов подключены к первому выходу усилите л -формировател и к затворам второго и четвертого транзисторов, стоки которых подключены к второму выходу усилител -формировател и к затворам первого и третьего транзисторов, истоки первого и второго транзисторов 5 10 подключены к шине питани , истоки третьего и четвертого транзисторов подключены к стоку ключевого транзистора И-проводимости , исток Которого соединен с шиной нулевого потенциала, а затвор - с шиной управлени , первый и второй транзисторы подзар да р-проводимости, истоки которых подключены к шине питани , сток первого транзистора подзар да соединен с первым выходом усилител -формировател , а сток второго транзистора подзар да соединен со вторым выходом усилител формировател , затворы первого и второго транзисторов подзар да подключены к шине управ-лени , информационный транзистор и-проводимости, исток которого соединен со стоком ключевого транзистора, затвор - с информационным входом усилител -формировател , а сток - с истоком первого транзистора обратной св зи И-проводимости. сток и затвор которого соответственно подключены к первому и второму выходам усилител -формировател , о т личающиис тем, что, с целью повышени надех ности усилител формировател , он содержит опорный транзистор И-проводимости и второй транзистор обратной св зи И-проводимоои , исток которого соединен со стоком опорного транзистора, сток и затвор - соответственно со вторым и первым выходами усилител -формировател , затвор опорного транзистора подключен к опорному входу усилитет -формировател , а исток - к стоку кл1&чевасо транзистора. Источники информации, прин тые во внимание при экспертизе 1. G, Ramachandran .Single-Supply erasable PROM saves power with CMOS process. - Electronics, If Й, 1978. pp. 106-111. 2. Авторское свидетельство СССР по за вке № 2950389/18-24, кл. G 11 С 7/00, 1980 (прототип).