SU995360A1 - Устройство фазовой синхронизации - Google Patents

Description

. Изобретение относится к технике электросвязи и может быть использовано в системах фазовой синхронизации для устройств передачи дискретной ин- 5 формации.

Известны цифровые системы фазовой синхронизации, в которых используйся цифровые отсчеты от аналого-цифрового преобразователя, находящегося до пет- jq ли системы синхронизации [1].

Указанные устройства отличаются сложностью, поскольку в состав их входят функциональные преобразователи, реализация которых требует большого объема электронной памяти. ’’

Известно устройство фазовой синхронизации, содержащее последовательно соединенные фазовый детектор, дискретный усредняющий блок, блок добавления- исключения импульсов и счетчик, а также генератор опорной частоты, выход которого подключен к входам счетных импульсов фазового детектора и блока добавления-исключения имульсов, а также делйтель частоты 12]. 25

Недостатком этого устройства фазовой синхронизации является его ограниченный частотный диапазон.

Цель изобретения - расширение частотного рабочего диапазона. ^0

Для достижения указанной цели в устройство фазовой синхронизации, содержащее последовательно соединенные фазовый детектор, дискретный усредняющий блок, блок добавления-исключения импульсов и счетчик, а также генератор опорной частоты, выход которого подключен к входам счетных импульсов фазового детектора и блока добавления-исключения импульсов и делитель частоты, введены формирователь импульсов, элементы задержки, элемент ИЛИ и последовательно соединенные дополнительный счетчик, блок перезаписи кодов, запоминающий регистр и блок совпадения кодов, причем сигнальный вход фазового детектора объединен с входом формирователя импульсов, выход которого через делитель частоты подключен к входу перезаписи запоминающего регистра, к первому входу элемента ИЛИ и к входу первого элемента задержки, выход которого подключен к управляющему входу блока перезаписи кодов непосредственно и через второй элемент задержки к входу ’ ¹ сброс ’ ’ дополнительного счетчика, к счетному входу которого подключен выход генератора опорной частоты, выходы счетчика подключены к соответ3

995360 ствукщим входам блока совпадения ко- , дов, выход которого подключен к опорному входу фазового детектора непосредственно и. через элемент ИЛИ к входу ·’сброс’’ счетчика.

изображена структурная _ схема предлагаемого уст- ³ *’сброс'’ ί На чертеже электрическая . ройства.

Устройство фазовой синхронизации содержит фазовый детектор 1, дискретный усредняющий блок 2, блок 3 добав- , ления-исключения импульсов, счетчик 4_f 'Элемент ИЛИ 5,блок 6 совпадения кодов, запоминающий регистр 7,элементы 8 и 9 задержки, блок 10 перезаписи кодов, ¹ формирователь 11 импульсов, генератор 12 опорной частоты, дополнительный счетчик 13, делитель 14 частоты. Устройство фазовой синхронизации работает следующим образом.

Вхождению устройства данного в ре жим работы подстройки частоты предшествует предварительный цикл. Дли-. тельность этого цикла Т_о формируется с помощью делителя 14 частоты, приведенного перед началом работы,в нулевое состояние. На вход делителя час^-25 тоты 14 поступают короткие импульсы с формирователя 11, синхронные с пе-. реходами через ноль сигнала .

При этом ^Т8Х< τ₀=λ- т~' ⁰ i=-i где гпд -коэффициент деления делителя частоты 14.

^твХ⁼х—-переход входного сигнала, tex

В течение этого времени импульсы с выхода генератора 12 поступают на •дополнительного вход счетчика 13, в результате чего в последнем накапливается число ы г Λ где £_о - частота генератора 12 опорной частоты. '45

По Окончании интервала времени т_р, * т.е. в момент переполнения делителя 14 частоты, его выходным импульсом осуществляется установка в нулевое состояние запоминающего регистра 7 и 50 счетчика 4 через элемент ИЛИ 5, а спустя время задержки V_2r обеспечиваемое элементами 8 и 9 соответственно ( τ^ + ΐ-2 < j- ) - перепись в запоминающий регистр 7 числа hi,·, накоп-55 ленного в старших разрядах дополнительного счетчика 13 и сброс этого счетчика. Число £_ОТ_{0Х ср} . <1) где.п число отбрасываемых (неиспользуемых )раэрядов дополнительного счетчика 13, пропорционально среднему (свободному от влияния наложенных на . сигнал адумо»! значению периода вход- 65 ного сигнала Т_{ех ср} . Это эуется для формирования тоты устройства фазовой осуществляемого следующим образом. Импульсы с.выхода генератора 12, проходя через блок 3 добавления-исключения импульсов, поступают на вход счетчика 4. В момент равенства чисел в этом счетчике и запоминающем регистре 7 срабатывает блок 6 совпадения 1Q кодов и выдает импульс, устанавливающий в ноль счетчик 4. Последний вновь ' начинает заполняться импульсами генератора 12, снова срабатывает блок 6 .совпадения кодов и т.д., т.е. процесс повторяется. Период следования выходных импульсов блока 6 совпадения ко,^{ДОВ Т}8ЫХ⁼ f_Q откуда, с учетом число испольвыходной чассинхронизации,

U) [1] имеем ^г _ВЫх = Т_вхср.

частота выходного

Таким образом, сигнала предлагаемого устройства ^£вых~Т^7 Равна частоте U_BX(t)

Начальная фаза формируемого таким образом сигнала корректируется с помощью фазового детектора 1, дискретного усредняющего блока 2, блока 3 добавления-исключения импульсов путем добавления (исключения) импульсов (в зависимости от определяемого фаэо-.. вым детектором 1 знака рассогласования фаз U_6x(-t) и и_вых(-Ь) в последовательности выходных импульсов генератора 12, поступающих на счетчик 4.

По окончании предварительного цикла дополнительным счетчиком 13 начинается измерение нового среднего значения периода входного сигнала, которое осуществляется аналогично в течение т_А полупериодов U_BX (¾), выходным импульсом делителя 14 частоты вновь производится подготовка (сброс) запоминающего регистра 7 и перепись в него нового числа. Этот процесс периодически повторяется. Тем садшм в устройстве осуществляется дискретное слежение за частотой входного сигнала , в результате чего создаются более благоприятные условия для работы схемы корректировки начальной фазы.

Благодаря отсутствию в устройстве при формировании выходного сигнала линейного преобразования кода в частоту, удается избежать неравномерности следования выходных импульсов синтезатора дискретных частот (в предлагаемом варианте эту роль выполняют счетчики 4 и 13, запоминающий регистр 7, блок 6 совпадения кодов и блок 10 перезаписи кодов. Импульсы на выходе блока 6 совпадения кодов имеют равномерную расстановку во времени (следуют с периодом 7 вх ср ) · В связи с этим отсутствует необходимость деле5 9953 ния выходной частоты синтезатора дискретных частот (последняя оказывается равной выходной частоте схемы или частоте входного сигнала).

Таким образом, при использовании той же элементной базы, что и в из- 5 весТном устройстве становится возможным увеличение верхней границы частотного диапазона предлагаемого устройства.

Claims (2)

1. . Изобретение относитс  к технике электросв зи и может быть использовано в системах фазовой синхронизации дл  устройств передачи дискретной информации . lisBecTHH цифровые системы фазовой синхронизации, в которых исполь   цифровые отсчеты от аналого-цифро го преобразовател , наход щегос  до петли системы синхронизации 1. Указанные устройства отличаю.тс  сложностью, поскольку в состав их вход т функциональные преобразователи реализаци  которых требует большого объема электронной пам ти, Известно устройство фазовой синхро низации, содержащее последовательно соединенные фазовый детектор, дискре ный усредн ющий блок, блок добавлени исключени  импульсов и счетчик, а та же генератор опорной частоты, выход которого подключен к входам счетных импульсов фазового детектора и блока добавлени -исключени  имульсов, а также делитель частоты 12. Недостатком этого устройства фазовой синхронизации  вл етс  его ограниченный частотный диапазон. Цель изобретени  - расширение час тотного рабочего диапазона. Дл  достижени  указанной цели в устройство фазовой синхронизации, содержащее последовательно соединенные фазовый детектор, дискретный усредн ющий блок, блок добавлени -исключени  импульсов и счетчик , а также генератор опорной частоты, выход которого подключен к входам счетных импульсов фазового детектора и блока добавлени -исключени  импульсов и делитель частоты, вв;едены формирователь импульсов, элементы задержки, элемент ИЛИ и последовательно соединенные дополнительный счетчик/; блок перезаписи кодов, запоминающий регистр и блок совпадени  кодов, причем сигнальный вход фазового детектора объединен с входом формировател  импульсов , выход которого через делитель частоты подключен к входу перезаписи эгапоминающего регистра, к первому входу элемента ИЛИ и к входу первого элемента задержки, выход которого подключен к управл ющему входу блока перезаписи кодов непосредственно и через второй элемент задержки к входу сброс дополнительного счетчи ка , к счетному входу которого подключен выход генератора опорной частоты, выходы счетчика подключены к соответствугацим входам блока совпадений кодов/ выход которого подключен к опор ному входу фазового детектора непосредственно и. через элемент ИЛИ к вхо ду сброс счетчика. На чертеже изображена структурна  электрическа  схема предлагаемого ус ройства. Устройство фазовой синхронизации содержит фазовый детектор 1, дискрет ный усредн ющий блок 2, блок 3 добав лени -исключени  импульсов, счетчик Элемент ИЛИ 5,блок 6 совпадени  кодо запоминающий регистр 7,элементы 8 и задержки, блок 10 перезаписи кодов, формирователь 11 импульсов, генератор 12 опорной частоты, дополнительный счетчик 13, делитель 14 частоты. Устройство фазовой синзфонизации работает следующим образом. Вхождению устройства данного в ре жим работьа подстройки частоты предшествует предварительный цикл. Дли-, тельность этого цикла tj, формируетс  с помощью делител  14 частоты, приведенного перед началомраЬоты, в нулевое состо ние. На вход делител  ча тоты 14 поступают короткие импульсы с форьшровател  11, синхронные с переходами через ноль сигнала (t}. . При этом А т г exi о С-Ггде тд -коэффициент делени  делител  частоты 14. 1 . вХ --переход входного сигнала. В течение этого времени импульсы с выхода генератора 12 поступают на дополнительного вход счетчика 13, в результате чего в последнем накаплив етс  число N, -r;,€o, где fn - частота генератора 12 опорной частоты. По Окончании интервала времени Т т.е. в момент переполнени  делител  14 частоты, его выходным импульсом осуществл етс  установка в нулевое с сто ние запоминающего регистра 7 и счетчика 4 через элемент ИЛИ 5, а спуст  врем  задержки tfg,, обеспе чиваемое элементами 8 и 9 соответственно ( Т + Са перепись в заптинающий perrtcit 7 числа Ы, иакоп ленного в старших разр дах дополнительного счетчика 13 и сброс ,этого счетчика. Число Ы -R- г t Тд р . (1.) где. h число отбрасываемых (неисполы зу.емых}разр дов дополнительного счет чика 13, пропорционально среднему (свободному от вли ни  Наложенных на сигнал lavMosi значению периода входнего сигнала Это число используетс  дл  формировани  выходной частоты устройства фазовой синхронизации, осуществл емого следующим образом. Импульсы с.выхода генератора 12, проХОДЯ через блок 3 добавлени -исключени  импульсов, поступают на вход счетчика 4. В момент равенства чисел в этом счетчике и запоминающем регистре 7 срабатывает блок 6 совпадени  кодов и выдает импульс, устанавливаквдий в ноль счетчик 4. Последний вновь начинает заполн тьс  импульсами генератора 12, снова с рабатывает блок 6 совпадени  кодов и т.д., т.е. процесс повтор етс . Период следовани  выход-ных импульсов блока б совпадени  кодов . N вых f откуда/ -с учетом 1 имеем вых ъг. ср Таким образом, частота выходного сигнала предлагаемого устройства равна частоте Oex(t) Начальна  фаза формируемого таким образом сигнала корректируетс  с помощью фазового детектора 1, дискретного усредн ющего блока 2, блока 3 добавлени -исключени  импульсов путем добавлени  (исключени ) импульсов (в зависимости от определ емого фазо. вым детектором 1 знака рассогласовани  фаз ) и Um,(-t) в последовательности выходных импульсов генератора 12, поступающих на счетчик 4. По окончании предварительного цикла дополнительным счетчиком 13 начинаетс  измерение нового среднего значени  периода входного сигнала, которое осуществл етс  аналогично в течение т полупериодов Ugw (.t), выходным импульсом делител  14 частоты вновь производитс  подготовка (сброс) запоминающего регистра 7 и перепись в него нового числа. Этот процесс периодически повтор етс . Тем сакым в устройстве осуществл етс  дискретное слежение за входного сигнала Uex результате чего создаютс  более благопри тные услови  дл  работы схемы корректировки начальной фазы. Благодар  отсутствию в устройстве при форкгаровании выходного сигнала линейного преобразовани  кода в частоту , удаетс  избежать неравномерности следовани  выходных импульсов синтезатора дискретных частот (в предлагаемом варианте эту роль выполн ют счетчики 4 и 13, запоминаиощий регистр 7, блок 6 совпадени  кодов и блок 10 передаписи кодов. Импульсы на выходе блока б совпадени  кодов имеют равномернук расстановку во времени (следуют с периодом fgx ср ). В св зи с этим отсутствует необходимость делени  выходной частоты синтезатора дискретных частот (последн   оказываетс  равной выходной частоте схемы или частоте входного сигнала). Таким образом, при использовании той же элементной базы, что и в известном устройстве становитс  возможным увеличение верхней границы частотного диапазона предлагаемого устройства . Формула изобретени  Устройство фазовой синхронизации, содержащее последовательно соединенные фазовый детектор, дискретный усредн ющий блок, блок добавлени -искл чени  импульсов и счетчик, а также генератор опорной частоты, выход которого подключён к входам счетных им пульсов фазового детектора и блока добавлени -исключени  импульсов и де литель Частоты, о т л и ч а н) щ е ёс  тет4, что, с целью расширени  час тотного рабочего диапазона, в него введены формирователь импульсов, ЭЛ13 менты задержки, элемент ИЛИ и последовательно соединенные дополнитёльнал счетчик, блок пёрезашиси кодов, дганр|Минаю1ций регистр и блок сов1щдани  кодов, причем сигнальный вход фазового детектора объединен с входом формировател  импульсов,, выход которого через дели,тель частоты подключен к входу перезаписи запоминающего регистра, к первому входу элемента ИЛИ и к входу первого элемента задержки, выход которого подключен к управл ющему.входу блока перезаписи кодов непосредственно и через второй элемент задержки к входу сброс дополнительного счетчика, к счетному входу которого подключен выход генератора опорной частоты, выходы счетчика подключены к соответствукйцим входам блока совпадени  кодов, шлсбд которого подключен к опорнснлу входу фазового детектора непосредственно и через злалент ИЛИ к входу сброс счетчика , Источники информации/ прин тые во внимание при экспертизе 1. Жодзишский М.И. Цифровые систеMt3 фазовой синхронизации.- Радиотехника и электроника,1979,т.24, 9, с. 1786.
2. 2. Жодзишский М.И. и др. Расчетные модели.цифровых систем ФАП. -Извести  вуздв СССР, Радиоэлектроника. 1976, т. 19, 3, с. 43 (прототип).

   VfyM

   t/gtiffi)

   //

   /4

   г J

   i) t

   . n I

   fj