SU995335A1

SU995335A1 - Reversible pulse counter

Info

Publication number: SU995335A1
Application number: SU813347259A
Authority: SU
Inventors: Евгений Витальевич Стриженов; Татьяна Витальевна Алтунова; Сергей Владимирович Серегин
Original assignee: Предприятие П/Я А-3697
Priority date: 1981-10-16
Filing date: 1981-10-16
Publication date: 1983-02-07

Description

1one

Изобретение относитс к импульсной технике и может быть применено в автоматике , вычислительной технике, приборостроении и других област х техники, использующих электронные счетчики импульсов.The invention relates to a pulse technique and can be applied in automation, computing, instrument making and other engineering fields using electronic pulse counters.

Известен реверсивный счетчик импульсов, содержащий счетные триггеры, элементы И, ИЛИ, НЕ 1.Known reversible pulse counter containing counting triggers, elements AND, OR, NOT 1.

Однако данное устройство имеет ограниченные функциональные возможности и недостаточно высокую надежность.However, this device has limited functionality and insufficient reliability.

Наиболее близким по технической сущности к предлагаемому вл етс реверсивный счетчик импульсов, содержащий 4 счетных триггера, 12 элементов И,- 3 многоходовых элемента И, триггер реверса, триггер знака, элемент ИЛИ, инвертор, щины входных импульсов и входные шины команды знака 2.The closest in technical essence to the present invention is a reversible pulse counter containing 4 counting flip-flops, 12 AND elements, - 3 AND multi-way elements, a reverse trigger, a sign trigger, an OR element, an inverter, input pulse widths and input commands of the sign 2 command.

Недостатком известного устройства вл етс ртносительно низка надежность, так как оно работает асинхронно, а это может привести к ложному срабатыванию триггера знака или триггера реверса в мо. мент переключени счетных триггеров за счет различного времени срабатывани их (эффект «гонки сигналов), а также возможно по вление ложной информации на выходах счетных триггеров.A disadvantage of the known device is reliably low reliability, since it operates asynchronously, and this can lead to a false trigger of the sign trigger or reverse trigger in the MO. The switching time of the counting triggers due to their different response times (the effect of the signal race), as well as the appearance of false information at the outputs of the counting triggers.

Цель изобретени - повышение надежности его работы.The purpose of the invention is to increase the reliability of its work.

Поставленна цель достигаетс тем, что в реверсивный счетчик импульсов, содержаш ,ий шину сброса, соединенную с нулевым входами счетных триггеров счетчика, многов .ходовый элемент И, элемент НЕ, первый элемент И, первый вход которого соединен с входной шиной сложени и первым входом The goal is achieved by the fact that the reversible pulse counter contains a reset bus connected to the zero inputs of the counter trigger counts, many AND gate element, NOT element, first AND element, the first input of which is connected to the input input bus and first input

10 второго элемента И, а выход- с первым входом первого элемента ИЛИ, второй вход которого соединен с выходом третьего элемента И, первый вход которого соединен с входной шиной вычитани , и первым вхо ,5 дом четвертого элемента И, а второй вход соединен с нулевым выходом триггера знака , соединенного своим первым входом с выходом четвертого элемента И, а вторым входом - с выходом второго элемента И, единичный выход триггера знака соединен20 с вторым входом первого элемента И, единичные и нулевые выходы счетных триггеров всех разр дов через первые входы первого и второго разр дных элементов И и разр дные элементы ИЛИ соединены с информационными входами счетных триггеров следующих разр дов, нулевые выходы счетных триггеров соединены с соответствующими входами многовходового элемента И, введены четыре элемента ИЛИ, при этом первый вход второго элемента ИЛИ соединен с нулевым выходом триггера знака, выход соединен с вторым входом второго элемента И, а второй вход соединен с выходом многовходового элемента И, с первым входом третьего элемента ИЛИ, входом элемента НЕ, выход которого соединен с третьими входами первого и третьего элементов И, второй вход третьего элемента ИЛИ соединен с единичным выходом триггера знака, а выход соединен с вторым входом четвертого элемента И, соединенного своим выходом спервым входом четвертого элемента ИЛИ, второй вход которого соединен с выходом второго элемента И, а выход - с первым входом п того элемента ИЛИ, второй вход которого соединен с выходом первого элемента ИЛИ и через вторые входы и выходы вторых разр дных элементов И с выходной информационной шиной вычитани , первый вход п того элемента ИЛИ соединен через вторые входы и выходы первых разр дных элементов И с выходной информационной щиной сложени , выход п того элемента ИЛИ соединен с информационными входами первого счетного триггера , вход синхронизации триггера знака соединен с входной щиной синхронизирующих импульсов и с входами синхронизации счетных триггеров.10 of the second element is AND, and the output is with the first input of the first OR element, the second input of which is connected to the output of the third element AND, the first input of which is connected to the input subtraction bus, and the first input, 5th house of the fourth element AND, and the second input is connected to zero the output of the sign trigger connected by its first input to the output of the fourth element And, and the second input to the output of the second element And, the unit output of the sign trigger is connected20 to the second input of the first element And, the unit and zero outputs of the counting trigger of all bits through the first The first and second bit elements AND and the bit elements OR are connected to the information inputs of the following trigger counts, the zero outputs of the counting triggers are connected to the corresponding inputs of the multi-input element AND, four OR elements are entered, the first input of the second element OR is connected to zero output of the sign trigger, the output is connected to the second input of the second element AND, and the second input is connected to the output of the multi-input element AND, to the first input of the third element OR, the input of the element NOT, the output to the second input of the third element OR is connected to a single output of the sign trigger, and the output is connected to the second input of the fourth element AND connected to its output with the first input of the fourth element OR, the second input of which is connected to the output of the second element And, and the output - with the first input of the fifth OR element, the second input of which is connected to the output of the first OR element and through the second inputs and outputs of the second bit elements AND to the output subtraction information bus, first the input of the fifth element OR is connected through the second inputs and outputs of the first bit elements AND with the output information width of the addition, the output of the fifth element OR is connected to the information inputs of the first counting trigger, the synchronization input of the sign trigger and the synchronization inputs counting triggers.

На чертеже представлена схема реверсив- ного счетчика импульсов.The drawing shows a diagram of a reversible pulse counter.

Устройство содержит счетные 1К-триггеры 1-4, элементы И 5-16, многовходовые элементы И 17, 18, 1К-триггер 19 знака элементы ИЛИ 20-28, элементы ИСКЛЮЧАЮЩИЕ ИЛИ 29-33, элемент НЕ 34, входные и выходные информационные щины 35, 36 сложени и шины 37, 38 вычитани соответственно, входные щины 39 синхроимпульсов, щины 40 сброса, щины 41-45 ввода коэффициента пересчета и знака и выходную щину 46 сравнени .The device contains counting 1K-triggers 1-4, elements AND 5-16, multi-input elements AND 17, 18, 1K-trigger 19 characters elements OR 20-28, elements EXCLUSIVE OR 29-33, element 34, input and output informational shells 35, 36, additions, and subtraction tires 37, 38, respectively, input slots 39 of sync pulses, reset slots 40, widths 41-45 of input of a conversion factor and sign, and output comparison bar 46.

Использование 1К-триггеров в счетном режиме позвол ет применить двухтактную схему тактировани , котора исключает эффект «гонки сигналов и возможные сбои в работе при асинхронном поступлении входной информации.The use of 1K-triggers in the counting mode allows the use of a push-pull clocking scheme, which eliminates the effect of signal race and possible malfunctions during asynchronous input of information.

Разр дность счетчика можеь быть увеличена (или уменьщена). Дл этого нужно добавить дополнительные счетные триггеры и соответствующие разр дные элементы. Число входов у многовходовых элементов И при этом изменитс в зависимости от требуемого числа разр дов. Число элементов ИСКЛЮЧАЮЩЕЕ ИЛИ также изменитс в зависимости от требуемого числа разр дов счетчика.Counter size can be increased (or reduced). To do this, add additional counting triggers and the corresponding bit elements. The number of inputs for multi-input elements And this will vary depending on the number of bits required. The number of EXCLUSIVE OR elements will also vary depending on the number of counter bits required.

Устройство работает следующим образом .The device works as follows.

В исходном состо нии триггеры 1-4 и 19 наход тс в состо нии «О. В зависимости от коэффициента пересчета (числа, до которого нужно досчитать) на входных щинах 42-45 устанавливаетс уставка в обратном коде, а на щине 41 устанавливаетс знак уставки: «1 соответствует « + , а «О - «-. При этом на выходе многовходового элемента И 17 устанавливаетс логическа «1, разрещающа прохождение входных сигналов с щины 35 или 37 через элементы ИЛИ 21 или 22, элементы И 6 или 8 и далее через элементы ИЛИ 23, 24 на реверсивный счетчик (на сложение и запирающа через элемент НЕ 34 элементы И 5, а также 7.In the initial state, the triggers 1-4 and 19 are in the state "O. Depending on the conversion factor (the number to be counted), the setpoint in the return code is set on the input rails 42-45, and the sign of the setting is set on the bar 41: "1 corresponds to" +, and "O -" -. At the same time, at the output of the multi-input element AND 17, a logical "1 is set, allowing the input signals from a band 35 or 37 to pass through the elements OR 21 or 22, the elements AND 6 or 8 and further through the elements OR 23, 24 to the reversible counter (on the addition and locking through the element NOT 34 elements And 5, as well as 7.

При поступлении информационных импульсов по любой из щин 35 или 37 счетчик начинает счет в режиме сложени независимо от того, какое число, положитель ное или отрицательное, должно быть отсчитано . При этом, триггер знака от первого же импульса через элементы И 6 или 8 устанавливаетс в положение, соответствующее поступающей информации (« + соот5 ветствует «О, а «- - «1).Upon receipt of information pulses on any of the 35 or 37 lines, the counter starts counting in the addition mode, regardless of whether the number is positive or negative, it should be counted. At the same time, the trigger of the mark from the first pulse through the elements 6 and 8 is set to the position corresponding to the incoming information ("+ corresponds to" O, and "- -" 1).

После прохождени первого из информационных импульсов на выходе многовходового элемента И 17 устанавливаетс «О, отпирающий через элемент НЕ 34 элементы И 5, а также 7. В зависимости от поло0 жени триггера 19 знака будут открыты элементы И 6 или 8 на сложение и 7 или 5 на вычитание.After passing the first of the information pulses at the output of the multi-input element I 17, it is set to “O, which unlocks the 34 AND 5 and 7 elements through the NOT element. Depending on the position of the 19-character trigger, elements 6 and 8 will open to add and 7 or 5 to subtract.

В случае совпадени знака информацииIn case of coincidence of the information sign

5 со знаком уставки и числа поступивших импульсов с числом уставки, на выходе многовходового элемента И 18 формируетс сигнал «Сравнение и через элемент ИЛИ 25 происходит сброс всех триггеров в исходное состо ние. Если после установки в исходное состо ние входные импульсы поступают только на одну из входных щин 35 или 37, то счетчик считает в режиме сложени с соответствующим знаком. Если затем поступление входных импульсов на5 with the sign of the setpoint and the number of incoming pulses with the number of the setpoint, at the output of the multi-input element And 18 a signal is generated "Comparison and through the element OR 25 all the flip-flops are reset to the initial state. If, after setting to the initial state, the input pulses arrive only at one of the input fields 35 or 37, then the counter counts in the addition mode with the appropriate sign. If then the arrival of input pulses on

5 данную щину прекращаетс и начинаетс поступление их на другую входную щину, то счетчик начинает считать в режиме вычитани до тех пор, пока триггеры 1-4 не установ тс в исходное состо ние, тогда на выходе многовходового элемента И 175 this machine stops and begins to flow into the other input bar, the counter starts counting in subtraction mode until the triggers 1-4 are reset, then at the output of the multi-input element AND 17

0 формируетс сигнал, запирающий элементы И 5, а также 7 и открывающий элементы И 6, а также 8, в результате чего счетчик начинает считать на сложение те импульсы , которые перед этим щли на вычитание, знак информации также мен етс на про тивоположный. Сравнение происходит только при совпадении числа импульсов и знака информации с соответствующим кодом уставки .0, a signal is formed that locks the elements of AND 5, as well as 7 and the opening elements of AND 6, as well as 8, as a result of which the counter begins to count for the addition of those pulses that before this subtract, the sign of the information also changes to the opposite. Comparison occurs only when the number of pulses and the sign of information coincide with the corresponding setpoint code.

Claims

Claim

Reversible pulse counter containing a reset bus; connected to the zero inputs of the counting triggers of the counter, the multi-input element AND, the element NOT, the first element AND, the first input of which is connected to the input bus of addition and the first input of the second element AND, and the output is the first input of the first element OR, the second input of which is connected to the output the third element And, the first input of which is connected to the input subtraction bus and * the first input of the fourth element And, and the second input is connected to the zero output of the trigger character, connected by its first input to the output of the fourth element And, and the second input ohm - with the output of the second AND element, the single output of the sign trigger is connected to the second input of the first AND element, the unit and zero outputs of the counting triggers of all bits through the first inputs of the first and second bit elements AND and the bit elements of OR are connected to the information inputs of the counting triggers of the following bits, the zero outputs of the counting triggers are connected to the corresponding inputs of the multi-input element And, characterized in that, in order to increase its reliability, four OR elements are introduced, with the first input of the second The OR element is connected to the zero output of the sign trigger, the output 5 is connected to the second input of the second AND element, and the second input is connected to the output of the multi-input And element, with the first input of the third OR element, the input of the NOT element, the output of which is connected to the third inputs of the first and third ele cops And, the second input of the third element

OR is connected to a single output of a sign trigger, and the output is connected to the second input of the fourth AND element, connected by its output to the first input of the fourth _15th OR element, the second input of which is connected to the output of the second AND element, and the output to the first input of the fifth OR element, the second input of which is connected to the output of the first OR element and through the second inputs and outputs of the second bit 20 elements AND to the output information subtraction bus, the first input of the fifth OR element is connected through the second inputs and outputs of the first bit elements with the addition output data line, the output of the fifth OR gate ²⁵ is connected to the formational yn inputs of said first counting trigger input the sign of synchronization trigger is connected to the output line clock pulses and counting the clock input triggers.

³⁰ Sources of information taken into account in the examination

1. USSR Copyright Certificate No. 447848, cl. H 03 K 23/24, 1974.

2. USSR copyright certificate

35 No. 507944, cl. H 03 K 23/02, 1976 (prototype).