[go: up one dir, main page]

SU993463A1 - Устройство дл контрол последовательности чередовани асинхронных импульсных сигналов - Google Patents

Устройство дл контрол последовательности чередовани асинхронных импульсных сигналов Download PDF

Info

Publication number
SU993463A1
SU993463A1 SU813313387A SU3313387A SU993463A1 SU 993463 A1 SU993463 A1 SU 993463A1 SU 813313387 A SU813313387 A SU 813313387A SU 3313387 A SU3313387 A SU 3313387A SU 993463 A1 SU993463 A1 SU 993463A1
Authority
SU
USSR - Soviet Union
Prior art keywords
channel
input
trigger
output
bus
Prior art date
Application number
SU813313387A
Other languages
English (en)
Inventor
Владимир Андреевич Колганов
Иосиф Яковлевич Гутерман
Вадим Сергеевич Смирнов
Original Assignee
Предприятие П/Я А-3650
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-3650 filed Critical Предприятие П/Я А-3650
Priority to SU813313387A priority Critical patent/SU993463A1/ru
Application granted granted Critical
Publication of SU993463A1 publication Critical patent/SU993463A1/ru

Links

Landscapes

  • Safety Devices In Control Systems (AREA)

Description

Изобретение относитс  к умпульсной технике и может быть использовано в автоматике и вычислительной технике дл  контрол  импульсных последовательностей . .,
Известно устройство дл  контрол  импульсных последовательностей, содержащее триггеры, входные и выходные шины lj.
Наиболее близким к предлага1емому по технической сущности  вл етс  устройство дл  контрол  последовательности чередовани  асинхронныхимпульсных сигналов, содержащее rt. каналов с триггером, двум  входными и одной выходной шиной в кг1ждом из каналов |2j.
Недостатком известных устройств  вл етс  невысока  достоверность контрол .
Цель изобретени  - повышение достоверности контрол .
Поставленна  цель достигаетс  ; тем, что в устройство дл  контрол  последовательности чередовани  асинхронных импульсных сигналов, содер жащее н каналов с триггером, двум  входными и одной выходной шиной в ; каждом из каналов, в каждый канал введены второй триггер и втора  выходна  шина, статичесК 1е входы установки в О всех триггеров соединены между собой и подключены к первой входно шине, динамический вход установки в 1 первого триггера каждого канала кроме первого подключен к пр мому выходу второго триггера, динамическому входу установки в О первого триггера и второй выходной
10 шине предыдущего канала, при этом в каждом канале динамический вход установки в 1 второго триггера соединен с второй входной шиной, а динамический вход установки в О 15 с инверсным выходом первого триггера и с первой выходной шиной.
На чертеже приведена принципиальна  электрическа  схема предлагаемого устройства.
20
Устройство содержит и каналов с триггерами 1 и 2 в каждом канале и входными 3-5 и выхс дными б и 7 шина ми.
Устройство дл  контрол  последо25 вательности чередовани  асинхронных импульсных сигналов работает следующим образом.
Исходное состо ние устройства задаетс , импульсом установки исходного
30 состо ни , поступающим на статически ,е входы шины 5 установки в О всех триггеров, в результате чего на первых выходных шинах 6 ус-танавливаетс  логическгш 1, а на вторы выходных шинг1Х 7 - логический О.
При пост гплении импульса серии на входную шину 3 первого канала по заднему фронту этого импульса триггер 1 первого канала устанавливаетс  в состо ние 1, на динамическом входе триггера 2 и на выходной шине 6 пер&ого канала устанавливаетс  нулевой потенциал.
При нормал ной работе с приходом импульса серии на входную шину 4 первого канала.по заднему Фронту этого импульса триггер 2 первого канала переходит в единичное состо ние , после чего первый канал устанавливаетс  в исходное состо ние, сигнал с выходной шины 7 первого канала поступает на входную шину 3 второго канала и триггер 1 второго канала устанавливаетс  в состо ние 1. С приходом импульса на входную шину 4 втррого канала по заднему фронту этого импульса второй канал устанавливаетс  в исходное состо ние , и с его выходной шины 7 на входную шину 3 третьего канала поступает сигнал, запускающий первый триггер третьего канала и т.д. После поступлени  импульса на входную шину 4 П -го канала на входную шину 3 первого канала поступает следующи импульс, начинающий новый цикл контрол  последовательности чередовани  .импульсов.
Если в одном из циклов на входно шине 3 первого канала не гфидет. импульс, то импульсом на входной шине 4 триггер 2 этого канала установитс  в единичное состо ние. Такое состо ние триггера 2 будет оставатьс  независимо от поступлени  следующих импульсов, на шины 3 и 4 этого канала. В результате между выходными шинами 6 и 7 первого канала установитс  нулева  разность потенциалов , свидетельствующа  об отсутствии в последовательности импулса на входной шине 3 первого канала
Указанное состо ние первый канал будет сохран ть до прихода импульсов установки исходного состо ни  на входные шины 5 всех каналов. Диалогично фиксируетс  пропадание импульса на входной шине 3 других каналов . и нарушение пор дка чередовани  импульсов.
Таким образом, введение новых элементов и св зей в предлагаемое устройство позвол ет повысить достоверность контрол  по сравнению с известным . При этом сигнал неисправности выдаетс  не только при сбо х в контролируемой последовательности импульсных сигналов, но и при отказе любого, изэлементов устройства.

Claims (2)

  1. Формула изобретени 
    Устройство дл  контрол  последовательности чередовани  асинхронных импульсных сигналов, содержащее и каналов с триггером, двум  входными
    и одной выходной шиной в каждом из . каналов, отличающеес  ,тем, что, с целью повышени  достоверности контрол , в каждый канал введены второй триггер и втора  вы ходна  йшна, статические входы установки в О всех триггеров соединены между собой и подключены к первой входной шине, динамический вход установки в 1 первого .триггера каждого канала кроме первого подклю5 чен к пр мому выходу второго триггера , динамическому входу установки в О.первого триггера и второй выходной шине предыдущего канала, при этом в каждом канале динамический
    0 вход установки в 1 второго триггера сое;винен с второй входной шиной, а динамический вход установки в О - с инверсным выходом первого триггера и с первой выходной шиной
    5 Источники информации,
    прин тые во внимание при экспертизе
    1 Авторское свидетельство СССР №680157, кл. Н 03 К 5/00, 1977.
  2. 2. Авторское свидетельство СССР . 491204, кл.:Н 03.К 5/18, 1973.
    XIИ
    - Тта----I
    Г xfffm/ifml
    .Xl.
    1
    5
    } ймплект §
    7
SU813313387A 1981-07-08 1981-07-08 Устройство дл контрол последовательности чередовани асинхронных импульсных сигналов SU993463A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813313387A SU993463A1 (ru) 1981-07-08 1981-07-08 Устройство дл контрол последовательности чередовани асинхронных импульсных сигналов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813313387A SU993463A1 (ru) 1981-07-08 1981-07-08 Устройство дл контрол последовательности чередовани асинхронных импульсных сигналов

Publications (1)

Publication Number Publication Date
SU993463A1 true SU993463A1 (ru) 1983-01-30

Family

ID=20967640

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813313387A SU993463A1 (ru) 1981-07-08 1981-07-08 Устройство дл контрол последовательности чередовани асинхронных импульсных сигналов

Country Status (1)

Country Link
SU (1) SU993463A1 (ru)

Similar Documents

Publication Publication Date Title
SU993463A1 (ru) Устройство дл контрол последовательности чередовани асинхронных импульсных сигналов
SU1001495A1 (ru) Устройство дл контрол последовательности импульсов
SU1213529A1 (ru) Устройство синхронизации
SU1218455A1 (ru) Формирователь импульсов
SU842818A1 (ru) Устройство дл контрол последо-ВАТЕльНОСТи иМпульСОВ
SU1307560A1 (ru) Устройство дл тактовой синхронизации и выделени пачки импульсов
SU1497741A2 (ru) Устройство управлени реверсивным счетчиком
SU1226655A1 (ru) Пересчетное устройство
SU970281A1 (ru) Логический пробник
SU1716517A1 (ru) Устройство дл контрол парафазных логических блоков
SU503351A1 (ru) Формирователь импульсов
SU807491A1 (ru) Устройство дл контрол счетчика
SU1676076A1 (ru) Устройство дл контрол серий импульсов
SU558273A1 (ru) Двухканальное устройство дл временного разделени импульсов
SU783970A1 (ru) Двухканальное устройство дл разделени совпадающих по времени импульсов
SU1177816A1 (ru) Устройство дл имитации неисправностей ЭВМ
SU1275447A2 (ru) Устройство дл контрол источника последовательности импульсов
SU764109A1 (ru) Формирователь импульсов
SU1179344A1 (ru) Устройство дл контрол распределител импульсов
SU1221769A1 (ru) Трехканальное резервированное устройство дл синхронизации сигналов
SU840882A1 (ru) Устройство дл определени значений буле-ВыХ фуНКций
SU1285476A2 (ru) Устройство дл контрол логических схем
SU924699A1 (ru) Вычислительное устройство
SU1285052A2 (ru) Формирователь одиночного импульса
SU1150740A1 (ru) Формирователь одиночного импульса