[go: up one dir, main page]

SU984018A1 - Device for detecting pulse loss - Google Patents

Device for detecting pulse loss Download PDF

Info

Publication number
SU984018A1
SU984018A1 SU813265492A SU3265492A SU984018A1 SU 984018 A1 SU984018 A1 SU 984018A1 SU 813265492 A SU813265492 A SU 813265492A SU 3265492 A SU3265492 A SU 3265492A SU 984018 A1 SU984018 A1 SU 984018A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
pulse
pos
quasi
Prior art date
Application number
SU813265492A
Other languages
Russian (ru)
Inventor
Наджаф Абдулрагим Рагимов
Михаил Наумович Ганкин
Эльдар Керимович Тагиев
Ризван Салех Бабаев
Original Assignee
Азербайджанский Институт Нефти И Химии Им.М.Азизбекова
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Азербайджанский Институт Нефти И Химии Им.М.Азизбекова filed Critical Азербайджанский Институт Нефти И Химии Им.М.Азизбекова
Priority to SU813265492A priority Critical patent/SU984018A1/en
Application granted granted Critical
Publication of SU984018A1 publication Critical patent/SU984018A1/en

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Description

Изобретение относитс  к импульсной технике и может использоватьс , например, дл  обнаружени  потери импульсов в последовательности импульсов .The invention relates to a pulse technique and can be used, for example, to detect the loss of pulses in a sequence of pulses.

Известно устройство дл  обнаружени  потери импульса, содержащее триггер, квазиселекторы, элементы И, элеме;нт НЕ, ИЛИ l J.A device is known for detecting a loss of a pulse, which contains a trigger, quasi-selectors, AND elements, elements, nte, NOT, OR l J.

Недостатками этого устройства  вл ютс  его сложность и низка  достоверность результатов работы.The disadvantages of this device are its complexity and low reliability of the results.

Наиболее близким по технической сущности к изобретению  вл етс  устройство дл  обнаружени  потери импульсов , содержащее квазиселектор, вход которого подключен к входам устройства и элемента задержки, а выход - к первому входу элемента И, а выход элемента задержки соединен с S-входом RS-триггера, R-вход которого подключен к выходам элемента И устройства, а выход RS-триггера сое-, динен с вторым входом элемента И 2J,The closest to the technical essence of the invention is a device for detecting the loss of pulses, containing a quasi-selector, whose input is connected to the inputs of the device and the delay element, and the output is connected to the first input of the AND element, and the output of the delay element is connected to the S input of the RS flip-flop, The R-input of which is connected to the outputs of the element AND device, and the output of the RS-flip-flop is connected to the second input of the element AND 2J,

Однако известное устройство будет работать неверно при потере подр д двух следующих друг за другом импуль сов последовательности, так как формирует сигнал лишь только о первом потер нном импульсе из последовательности , что снижает надежность обнаружени  потери импульсов.However, the known device will not work properly if the sequence of two consecutive pulses is lost, since it generates a signal only about the first lost pulse from the sequence, which reduces the reliability of detecting the loss of pulses.

Цель изобретени  - повьииенне нас дежности обнаружени  потери импульсов .The purpose of the invention is to determine the loss of pulses.

Постсгвленна  цель достигаетс  тем, что в устройство дл  обнаружени  потери импульса, содержащее квазисе4Q лектор, первый вход которогчэ подключен к входу устройства, а выход - к первому аходу элемента И, элемент , задержки, выход которого подключен к S-входу RS-триггера, выход которого соединен с вторым входом элементаThe target is reached by the fact that the device for detecting the loss of a pulse containing a quasi-4Q lecturer, the first input of which is connected to the input of the device, and the output to the first output of the element I, the element whose delays are connected to the S-input of the RS-trigger, the output which is connected to the second input element

5 и, введен элемент ИЛИ, первый вход которого подключен к входу устройст аа и к R-входу RS-триггера, а. выход элемента ИЛИ подсоединен к второму входу квазиселектора, выход которого 5 and, the OR element is entered, the first input of which is connected to the input of the device aa and to the R input of the RS flip-flop, a. the output of the OR element is connected to the second input of the quasi-selector, the output of which

20 соединен с выходом устройства и с входом элемента задержки, при этом выход элемента И подключен к второму входу Элемента ИЛИ.20 is connected to the output of the device and to the input of the delay element, while the output of the element AND is connected to the second input of the Element OR.

На фиг. 1 показана функциональна  схема устройства , на фиг. 2 временные диаграммы его работы.FIG. 1 shows a functional diagram of the device; FIG. 2 time diagrams of his work.

Устройство дл  обнаружени  потери импульса состоит из элемента 1 ИЛИ, квазиселектора 2, состо щегоThe device for detecting the loss of a pulse consists of the element 1 OR, the quasi-selector 2, consisting

элемента НВHB element

Claims (2)

30 из элемента 3 задержки, 4, элемента И 5, элемента 6 задержки , КЗ-триггера 7, элемента И 8, первый 9 и второй 10 входы кваэиселектора 2. Контролируема  импульсна  последовательность поступает на вход 11устройства , а сигнал потери импульс возникает на выходе. 12 устройства. В исходном состо нии-при отсутствии импульсов на входе 11 устройства, н выходах элементов ИЛИ 1, И-5, И 8, элементов 3,6 задержек - нулевые уровни, а на выходе элемента НЕ 4 единичный уровень. Первый импульс из контролируемой импульсной последовательности посту пает через элемент ИЛИ .1 на вход 10 квазиселектора, где затем задержг ваетс  элементом 3 задержки на врем Tj, равное периоду следовани  импул сов (фиг. 2-0 ). Одновременно с этим этот импульс поступает на вход элем та НЕ и R.- вход RS-триггера 7, уст навлива  последний в нулевое состо ние (фиг. 2, поз. 1 Т). При этом на втором входе элемента И 8 начинает действовать разрешающий потенциал. Через врем  Tyj на выходе элемента 3 задержки по вл етс  первый задержанный импульс (фиг. 2, поз II-и ) и поступает на первый вход элемента И 5, а на входе 11 -.устройства - второй импульс из контролируе мой последовательности .(фиг. 2, поз 110). Последний инвертируетс  элементом НЕ 4 (фиг. 2, поз. IIZ) и поступает на второй вход элемента И 5, запреща  на врем  его действи  прохождение первого импульса с выхода элемента 3 задержки через элемент И 5, В результате этого нулевой уровень на выходе элемента И 5 не мен етс  (фиг. 2, поз. II 5). Второй импульс также.задерживаетс  в элементе 3 и через врем  Ту по вл етс  на первом входе элемента И 5. же врем  на входе 11 должен был поступить третий импульс из.контролируемой последовательности (фиг. 2, поз. IIIq ),. Из-за его отсутстви  на выходе элемента НЕ 4 дейса вует единичный уровень (фиг. 2, поз. II12 и второй импульс проходит через элемент И 5 на выход квазиселектора 2 и выход 12 устройства (фиг. 2, поз. IIIб), сигнализиру  о пропадании импульса, в контролируемой последовательности . Импульс с выхода элемента И 5 ПРОХОДИТ через элемент И 8 (фиг. 2, поз. III ж) и второй вход элемента ИЛИ 1 на вход Ю квазиселектора 2 и одновременно с этим через элемент б задержки (фиг. 2, поз. III е) на вход триггера 7 (фиг. 2, поз. Illdi ). Элемент б обеспечивает установку триггера 7 в единичное состо ние, а следовательно запирание второго входа элемента И 8 только после прохождени  импульса через его первый вход. В то же врем  импульс, поступивший на вход 10 квазиселектора , задерживаетс  в элементе 3 и через врем  Т по вл етс  на первом-входе элемента И 5 (фиг. 2, поз. IV .). Если в это врем  по витс  на входе 11 четвертый импульс из контролируемой последовательности, то на выходе элемента И 5 .и выходе 12 устройства не формируетс  сигнал. Если же четвертый импульс отсутствует , то на выходе элемента И 5 и выходе 12 и устройства (фиг. 2, поз. IV с) формируетс  сигнал, сигнализирующий о пропадании импульса в контролируемой последовательности. Сигнал с выхода элемента И 5 не проходит через элемент И 8 на вход элемента ИЛИ 1. При по влении на входе 11 п того импульса из контролируемой последовательности последний перебрасывает RS-триггер 7 в исходное состо ние и устройство продолжает работать по описанному процессу . Таким образом, введение элемента ИЛИ, подключенного первым входом ко входу устройства и к R-входу RS-триггера , а выходом ко второму входу квазиселектора, выход которого соединен с выходом устройства и входом элемента задержки, а выход элемента И подключ эн ко второму входу элемента ИЛИ позволило в предлагаемом устрЬйстве повысить надежность обнаружени  потери импульса, что. выгодно отличает его от известных устройств подобного типа. Формула изобретени  Устройство дл  обнаружени  потери импульса, содержащее квазиселектор , первый вход которого подключен к входу устройства, а выход - к первому входу элемента И, элемент задержки , выход которого подключен к S-входу RS-триггера, выход которого соединен с вторым входом элемента И, отличающеес  тем, что, с целью повышени  надежности обнаружени  потери импульса, в него введен элемент ИЛИ, первый вход которого подключен к входу устройства и к R-входу RS-триггера, а выход элемента ИЛИ подсоединен к второму входу квазиселектора, выход которого соединен с выходом устройства и с входом элемента задержки, при этом выход элемента И подключен к второму входу элемента ИЛИ. Источники и|5формации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР 3 Э9057, кл. Н 03 К 5/18, 1973. 30 from delay element 3, 4, element 5, delay element 6, short-circuit trigger 7, element 8, the first 9 and second 10 inputs of the quasi selector 2. The controlled pulse sequence arrives at the input 11 of the device, and a loss signal impulses at the output. 12 devices. In the initial state, when there are no pulses at the input 11 of the device, the outputs of the elements OR 1, I-5, and 8, the elements of 3.6 delays are zero levels, and the output of the element is NOT 4 unit level. The first pulse from the controlled pulse sequence is delivered through the OR element .1 to the input 10 of the quasi-selector, where it is then delayed by the delay element 3 by the time Tj equal to the pulse following period (Fig. 2-0). At the same time, this pulse arrives at the input of the NOT element and R.- the input of the RS flip-flop 7, sets the latter to the zero state (Fig. 2, pos. 1 T). At the same time at the second input element And 8 begins to act resolving potential. After time Tyj, the first delayed pulse (Fig. 2, pos. II) appears at the output of the delay element 3 and arrives at the first input of the AND element 5, and at the input of the 11-device a second pulse from the controlled sequence. 2, pos 110). The latter is inverted by the HE 4 element (Fig. 2, pos. IIZ) and arrives at the second input of the AND 5 element, prohibiting the passage of the first pulse from the output of the delay element 3 through the AND 5 element for the duration of its operation. As a result, the zero level at the output of the AND element 5 does not change (Fig. 2, pos. II 5). The second impulse is also delayed in element 3 and after a time Tu appears at the first input of element 5. At the same time, the third impulse of the controlled sequence (Fig. 2, pos. IIIq), had to arrive at input 11. Due to its absence at the output of the HE 4 element, the unit level (Fig. 2, pos. II12 and the second pulse passes through the And 5 element to the output of the quasi-selector 2 and the output 12 of the device (Fig. 2, pos. IIIb), signals the pulse disappears in a controlled sequence.The pulse from the output of the element AND 5 passes through the element 8 and 8 (Fig. 2, pos. III g) and the second input of the element OR 1 to the input Yu of the quasi-selector 2 and at the same time through the element b of the delay (Fig. 2, pos. III e) to the input of the trigger 7 (Fig. 2, pos. Illdi). Element b ensures the installation of the trigger 7 in the unit the state and, therefore, the locking of the second input of the element AND 8 only after the pulse passes through its first input. At the same time, the pulse received at the input 10 of the quasi-selector is delayed in element 3 and after time T appears at the first input of the element 5 (Fig. 2, pos. IV.). If at this time a fourth pulse from the monitored sequence is inputted at input 11, then a signal is not generated at the output of AND 5 and output 12 of the device. If the fourth pulse is absent, then at the output of the element And 5 and the output 12 and the device (Fig. 2, pos. IV c), a signal is generated, signaling that the pulse disappears in a controlled sequence. The signal from the output of the element And 5 does not pass through the element And 8 to the input of the element OR 1. When the 11th pulse arrives at the input from the monitored sequence, the latter transfers the RS trigger 7 to the initial state and the device continues to operate according to the described process. Thus, the introduction of the OR element connected by the first input to the device input and to the R input of the RS flip-flop and the output to the second input of the quasi-selector, the output of which is connected to the device output and the input of the delay element, and the output of the AND input en to the second input of the element OR allowed in the proposed device to improve the reliability of detecting the loss of impulse, which. distinguishes it from known devices of this type. A device for detecting a pulse loss, containing a quasi-selector, the first input of which is connected to the input of the device, and the output - to the first input of the AND element, a delay element whose output is connected to the S input of the RS flip-flop, the output of which is connected to the second input of the AND element , in order to improve the reliability of detecting the loss of a pulse, an OR element is introduced into it, the first input of which is connected to the input of the device and the R input of the RS flip-flop, and the output of the OR element connected to the second input of the quasi-selector, turn is connected to the device output and to the input of the delay element, the output of AND gate is connected to the second input of the OR element. Sources and information taken into account during the examination 1. Author's certificate of the USSR 3 E9057, cl. H 03 K 5/18, 1973. 2.Авторское свидетельство СССР № 621081, кл. Н 03 К 5/18, 24.02.77.2. USSR author's certificate number 621081, cl. H 03 K 5/18, 24.02.77. а S а IF and S and IF Фиг.22
SU813265492A 1981-07-31 1981-07-31 Device for detecting pulse loss SU984018A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813265492A SU984018A1 (en) 1981-07-31 1981-07-31 Device for detecting pulse loss

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813265492A SU984018A1 (en) 1981-07-31 1981-07-31 Device for detecting pulse loss

Publications (1)

Publication Number Publication Date
SU984018A1 true SU984018A1 (en) 1982-12-23

Family

ID=20949544

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813265492A SU984018A1 (en) 1981-07-31 1981-07-31 Device for detecting pulse loss

Country Status (1)

Country Link
SU (1) SU984018A1 (en)

Similar Documents

Publication Publication Date Title
SU984018A1 (en) Device for detecting pulse loss
SU921070A1 (en) Pulse duration discriminator
SU1089597A2 (en) Synchronizing signal generator for information readout device
SU807487A1 (en) Selector of pulses by duration
SU1667268A1 (en) Device for preliminary synchronization
SU1647913A1 (en) Error detector
SU1070684A1 (en) Phase discriminator
SU1443148A1 (en) Device for detecting pulse loss
SU1091162A2 (en) Priority block
SU847506A1 (en) Single pulse discriminator
SU618845A1 (en) Pulse length selector
SU1048478A1 (en) Device for majority sampling of asynchronous signals
SU422093A1 (en) SELECTOR OF PULSE OF MINIMUM DURATION
SU875312A2 (en) Device for testing clock pulse generator
SU1691938A1 (en) Pulse sequence discriminator
SU813768A1 (en) Selector of pulse trains by duration
SU690617A1 (en) Pulse shaper
SU1272491A1 (en) Device for checking pulse sequence
SU1064450A1 (en) Signal-duration selector
SU395978A1 (en)
SU892692A1 (en) Pulse duration discriminator
SU869004A1 (en) Pulse delay device
SU959272A1 (en) Discriminator of pulse recurence rate
SU411451A1 (en)
SU813749A1 (en) Selector of pulses by duration