SU982012A1 - Устройство дл сглаживани периодических случайных сигналов - Google Patents

Description

Изобретение относитс  к вычислительной технике, в частности дл  обработки цифровой измерительной информации , и может быть использовано также при исследовании периодических сигналов, принимаемых в смеси с шумом .

Известно устройство, содержащее преобразователь аналог-код, счетчик йериодов, счетчик временных интервалов , счехчик результата анализа, устройство делени , вентильные сборки, реверсивный счетчик, триггеры, схемы совпадени , инвертор, элемент задержки l.

Однако данное устройство может лишь частично решать задачу сглаживани  периодических зашумленных сигналов , при этом не обеспечива  возможности регистрации и воспроизведени  самой формы исследуемого сигнала.

Наиболее близким к изобретению  вл етс  устройство, содержащее блок управлени , триггеры, .генератор,элемент И, регистры пам ти, счетчик, схему сравнени , сумматор и коммутатор , причем первый вход сумматора соединен с выходом первого регистра, выход генератора соединен с входом элемента И, блока управлени 

соединен с входами первого и второго триггеров, управл ющими входами первого регистра, коммутатора и счетчика , выход которого подключен к входу схемы сравнени , выход схемы сравнени  подключен к входу первого триггера и управ.п ющему выходу устройства , выход второго регистра  вл етс  входом коммутатора (12.

10

Недостатком,этого устройства  вл етс  низка  точность воспроизведени  периодических случайных сигналов.

Цель изобретени  - повышение точности .

15

Указанна  цель достигаетс  тем, что в устройство, содержащее блок управлени , первый выход которого соединен с первыми входами триггера и первого счетчика, коммутатор, пер-

20 вый вход которого подключен к выходу первого регистра, второй регистр, выход которого соединен с первым входом сумматора, введены усилитель, аналого-цифровой преобразователь,

25 блок пам ти, блок делени , преобразователь двоичного кода в двоично-дес тичный , блок индикации, второй и третий счетчики, генератор nepecTpaviваемой частоты и формирователь импуль30 сов, причем выход усилител  через

налого-цифровой преобразователь подлючен к первому ВХОДУ второго региста , выход коммутатора соединен со

торым входом сумматора, выход котоого подключен к первому входу блока ам ти,.второй вход которого через т ре- 5 ий счетчик соединен со вторым выходом

лока управлени , выход блока пам ти одключен к первому входу первого регистра , выход которого соединен с первым входом блока делени , второй Ю вход которого подключен к первому выходу первогосчетчика, выход блока елени  через преобразователь двоичного кода в двоично-дес тичный соеинен с первым входом блока индика- t5 ции, второй вход которого подключен к выходу второго счетчика, третий и четвертый выхода блока управлени  соединены соответственно со вторыми входами первого и второго регистров, 20 первый выход генератора перестраиваемой частоты подключен ко вторым входам первого счетчика и триггера, выход которого соединен со вторым вхо-; дом коммутатора, второй вьзход гене- 25 ратора перестраиваемой частоты подключен через формирователь импульсов ко входу второго счетчика, третий вы- код - к первому входу блока управлени , второй вход которого соединён , со вторым выходом первого счетчика, а также тем, что блок управлени  содержит дешифратор, первый и второй, триггеры, элемент ИЛИ, фЬрМирователь импульсов и счетчик, :вход которого  вл етс  первым входом блока, выход 35 счетчика соединен с первым входом дешифратора , выход первого триггера непосредственно подключен к первому входу элемента ИЛИ, а через формирователь импульсов - к первому входу 40 второго триггера, выход второго триггера соединен со вторыми входами дешифратора и элемента ИЛИ, второй вход второго триггера  вл етс  вторым вхо-. дом блока, выход элемента ИЛИ  вл - 45 етс  первым выходом блока, три выхода дешифратора  вл ютс  соответственно вторым, третьим и четвертым ыходаьш блока.

На фиг. 1 изображен структурна  схема устройства дл  сглаживани  периодических случайных сигналовi на фиг.2 - структурна  схема блока управлени .

Предлагаемое устройство содержит 55 блок 1 управлени , триггер 2, первый счетчик 3, коммутатор 4, первый и второй регистры 5 и 6, сумматор 7, усилитель 8, аналсэго-цифровой преобразователь 9, блок 10 пам ти, блок 1160 делени , преобразователь 12 двоичного кода в двоично-дес тичный ,f блок 13 индикации, второй счетчик 14, генератор перестраиваемой частоты 15, формирователь импульсов 16. 65

Блок управлени содержит дешифратор 17, первый и второй триггеры 18 и 19, элемент ИЛИ 20, формирователь импульсов 21, счетчик. 22, Устройство включает также третий счетчик 23.

Принцип работы устройства заключаетс  в следующем.

Claims (2)

1. Входной периодический сигнал U(t) принимаемый в смеси с шумом, поступает на усилитель 8, где нормируетс  до необходимой величины и передаетс  на аналого-цифровой преобразователь 9. Здесь производитс  преобразование непрерывного сигнала в цифровой код. Дискретизаци  уже преобразованного сигнала осуществл етс  на втором регистре 6 пам ти, где запоминаютс  мгновенные значени  сигнала с частотой fp (развертки), Эта частота « вырабатываетс  генератором перестраиваемой частоты 15 и, сформированна  в блоке 1 управлени , подаетс  на второй регистр б пам ти. В начальный момент регистрации устройство работает в режиме Без накоплени . Вследствие этого триггер 18 переключаетс  в единичное состо ние. Второй формирователь импульсов 21 вырабатывает и перепада импульс и устанавливает триггер 19 в нулевое состо ние. Нулевой потенциал дает разрешение дешифратору 17 на прохождение импульсо записи на первый и второй регистры 5 и б пам ти и через третий счетчик 23 - на блок 10 пам ти, а также держит один из входов элемента ИЛИ 20 закрытым. Третий счетчик 23 задает режим работы блока 10 пам ти Записьсчитывание . Поступающий по другому входу потенциал единицы с выхода триггера 18 передаетс  элементом ИЛИ 20 на первый счетчик 3 и триггер 2. Этот потенциал рапрещает считать первому счетчику 3 и, переключа  тригге 2, держит закрытым коммутатор 4. В этом случае на выходе коммутатора 4 присутствует код нул . Полученный код обеспечивает прохождение дискретных отсчетов через сумматор 7 непосредственно на блок 10 пам ти. Здесь происходит запись всех отсчетов и их поочередное .считывание соответственн по всем позици м. Считываема  информаци  о сигнале переписываетс  в первый регистр 5 пам ти v подаетс  на блок 11 делени. . Поскольку режим регистрации  вл етс  начальным, то с выхода первого счетчика 3 снимаетс  код единицы, т.е. делени  не происходит . Поэтому, информаци  сразу поступает на преобразователь 12 кодов, где двоичный код преобразуетс  в двоично-дес тичный и в таком виде подаетс  на вертикальные шины блока 13 индикации. Горизонтальные шины ег подключены-к второму счетчику 14, в результате чего на экране блока 13 индикации формируетс  изображение формы сигнала. Второй счетчик 14 работает с посто нной частотой fи (вос произведени ), поступающей с генератора перестраиваемой частоты 15 чере формирователь импульсов 16.. В начальном режиме .частота развер тки fp , поступающа с выхода генератора перестраиваемой частоты 15, расп Е5ёдел етс  спомощью счетчика 22 и дешифратора 17 на четыре такта, I первый из которых осуществл ет считы вание информации из  чеек блока 10 пам ти, второй - перезапись информации в первый регистр 5 пам ти дл  вы вода на блок 13 индикации, третий запись входной информации, поступающей с аналого-цифрового преобразовател  9, во второй регистр пам ти 6 и четвертый - запись этой информации в блок 10 пам ти. Таким образом, в начальном режиме работы устройства п зеобразованный сигнал записываетс  в виде дискретных значений и следом считЛваетс , при этом на экране блока . 13 индикации наблюдаетс  осциллограмма бегущего сигнала. . Дл  получени  неподвижного, устой чивого изображени  на экране оператор с помощью кнопки управлени  изме н ет частоту развертки на выходе генератора перестраиваемой частоты 15, что соответствует равенству или крат ности частоты развертки частоте сигнала , после этого с помощью выносного задатчики кода устанавливает число периодов накоплени  на входах пред верительной установки первого счетчи ка 3 и включает режим С накоплением . В результате триггер 18 переключаетс  в нулевое состо ние и закрывает первый вход элемента ИЛИ 20. Вследствие этого на выходе элемента ИЛИ 20 образуетс  нулевой потенциал, который снимает запрет с первого счетчика 3 и триггера 2. Импульсы конца каждого периода накоплени , поступающие с первого выхода генёратора перестраиваемой частоты 15, проход т на счетный вход первого счетчика 3 и устанавливают триггер 2 по выходу в единичное состо ние. Коммута , тор 4 открываетс  и считываемое цифровые отсчеты сигнала, запомненные при начальном режиме регистрации, с выхода первого регистра 5 пам ти проход т на сумматор 7. Здесь они складываютс  с вновь поступающими отсчетами , разнесенными относительно предыдущих ровно на один или несколько периодов входного сигнала. Суммарные значени  записываютс  в блок 10 пам ти на позиции считываемой информации и хран тс  до конца периода накоплени . Далее процедура суммировани  цифровых отсчетов повтор етс  и |код в первом счетчике 3 растет. После того, как код в первом счетчике 3 достигнет числа периодов накоплени , . заранее записанного по установочным входам этого счетчика, .с выхода переполнени  его вырабатываетс  импульс, который поступает в блок 1 управлени  на триггер 19. Этот импульс переключает триггер 19 в единичное состо ние . При этом единичный потенциал передаетс  на выход элемента ИЛИ 20 и блокирует первый счётчик 3 и триггер 2, а также запрещает прохождение импульсов записи на дешифраторе 17, поступающих на вход третьего счетчика 23 и второй регистр б пам ти. Нулевой потенциал с выхода триггера 2 закрывает коммутатор 4. Поступление импульсов конца периода накоплени  на счетный вход первого счетчика 3 прекратитс  и устройство автоматически перейдет в режим периодического вывода на экран отфильтрованного сигнала. При необходимости возобновить процесс фильтрации следует переключить блок 1 управлени  в режим Без накоплени . Таким образом, Воз ложностъ установки неподвижного изображени  формы сигнала, задание необходимого количества циклов накоплени , сложение между собой цифровых отсчетов, раэнесенны х на один или несколько периодов входного сигнала, и приведение суммарного сигнала к диапазону входного позвол ет значительно повысить точность воспроизведени  периодических сигналов, принимаемых в смеси с помехой. Последн   может быть представлена как Шумом высокого уройн  так и шумом низкочастотной составл ющей . Кроме того, что особенно важно, цифрова  обработка сигнала производитс  в реальном масштабе времени   достигнута возможность внешне регулировать отношение мощности сигнала к мощности помехи с помощью задани  оператором числа циклов накоплени . Формула изобретени  1. Устройство дл  сглаживани  периодических случайных сигналов, содержащее блок управлени , первый выход которого соединен с первыми входами триггера и первого счетчика, коммутатор, первый вход которого подключен к выходу первого регистра, второй регистр, выход, которого соединен с первым входом сумматора, о т личающеес  тем, что, с целью повышени  точности, в устройство введены усилитель, аналого-цифровой преобразователь, блок пам ти, блок делени , преобразователь двоичного в двоично-дес тичный, блок индикации , второй и третий счетчики, генератор перестраиваемой частоты и

   формирователь импульсов, причем выход усилител  через аналого-цифровой преобразователь подключен к первому входу второго регистра, выход коммут .атора соединен с вторым входом сумматора , выход которого подключен к первому входу блока пам ти, второй вход которого через третий счетчик соединен со вторым выходом блока управлени , выход блока пам ти подключен к первому входу первого регистра, выход которого соединен с первым входом блока делени , второй вход блока делени  подключен к первому выходу первого счетчика, выход блока делени  через преобразователь двоичного кода в двоично-дес тичный соединен с первым входом блока индикации, второй вход которого подключен к выходу второго счетчика, третий и четвертый выходы блока управлени  соединены соответственно со вторыми входами первого и второго регистров, первый выход генератора перестраиваемой частоты подключен ко вторым входам первого счетчика и триггера, выход триггера соединен со вторым входом коммутатора , второй выход генератора перестраиваемой частоты подключен через формирователь импульсов ко входу второго счетчика, третий выход генератора перестраиваемой частоты подключен к первому входу блока управлени , второй вход которого соединен со вторым выходом первого счетчика.
2. 2. Устройство ПОП.1, отличающее с   тем, что блок управлени содержит дешифратор, первый и второй триггеры, элемент ИЛИ, формирователь импульсов и счетчик, вход которого  вл етс  первым входом блока, выход счетчика соединен с первым входом дешифратора, выход первого триггера непосредственно подключен к первому входу элемента ИЛИ, а через формирователь импульсов - к первому входу второго триггера, выход второго триггера соединен со вторыми входами дешифратора и элемента ИЛИ, второй .вход второго триггера  вл етс  вторым входом блока, выход элемента ИЛИ  вл етс  первым выходом блока, три выхода дешифратора  вл ютс  соответственно вторым, третьим и четвертым выходами блока.

   Источники информации, прин тые во внимание при экспертизе

   1.Авторское свидетельство СССР

   № 252732, кл. G 06 F 15/36, 1970. 2 .Авторское свидетельство СССР № 744599, кл. G 06 F 15/353, 1980 (прототип). .