SU949812A1 - Преобразователь аналоговых сигналов во временной интервал - Google Patents

Description

(54) ПРЕОБРАЗОВАТЕЛЬ АНАЛОГОВЫХ СИГНАЛОВ ВО ВРЕМЕННОЙ ИНТЕРВАЛ

1

Изобретение относитс  к вычислительной и измерительной технике.

Известны преобразователи аналоговых сигналов во временной интервал, содержащие интегратор, схему сравнени , блок управлени , триггер, входной переключатель и ключ 1 .

Основным недостатком известных устройств  вл етс  ограниченна  функциональна  возможность (преобразование только напр жени  посто нного тока).

Наиболее близким к предлагаемому  вл етс  преобразователь напр жени  во временной интервал, содержащий входной переключатель , первый вход которого соединен со входной .клеммой, элемент сравнени , выход которого соединен с первым входом триггера и через ключ - с первым входом интегратора, блок управлени  2.

Недостатками данного устройства  вл ютс  низкое быстродействие, которое определ етс  посто нной времени интегратора, и наличие зоны нечувствительности вблизи нулевого уровн  входных сигналов.

Цель изобретени  - расширение функциональных возможностей.

Поставленна  цель достигаетс  тем, что в преобразователь аналоговых сигналов во временной интервал, содержащий входной переключатель, первый вход которого соединен со входной клеммой, элемент сравнени , выход которого соединен с первым входом триггера и через ключ с первым входом интегратора, блок управлени , введены делители напр жени , лини  задержки, усилитель-инвертор л формирователь запуска, че ,Q рез который входна  клемма соединена со входом блока управлени , выход которого соединен с управл ющим входом ключа, через линию задержки с вторым входом триггера и с управл ющим входом переключател , второй вход которого через первый делитель напр жени  и усилитель-инвертор подключен к выходу элемента сравнени  и второму входу интегратора, выход которого через второй делитель напр жен1   соединен со вторым входом элемента сравнени .

20 На фиг 1 приведена структурна  схема устройства; на фиг. 2 - временна  диаграмма работы преобразовател .

Claims (2)

1. Преобразователь аналоговых сигналов во временной интервал содержит входной переключатель 1, формирователь 2 запуска. делители 3 и 4 напр жени , элемент 5 сравнени , триггер 6, усилитель-инвертор 7, линию 8 задержки, блок 9 управлени , ключ 10, интегратор 11, содержащий резистор 12, конденсатор 13 и усилитель 14. В исходном состо нии входной переключатель 1 находитс  в положении а, а ключ 10 замкнут и напр жение входного сигнала поступает на один из входов элемента 5 сравнени , входное напр жение которой через ключ 10 зар жает конденсатор 13 интегратора до величины равной UHHT. вхК, где /С - коэффициент делени  делител  4. Следовательно, на втором входе элемента сравнени  отслеживаетс  входное напр жение . Врем  отслеживани  входного напр жени  определ етс  выходным сопротивлением элемента сравнени , сопротивлением ключа 10 и величиной конденсатора 13. Отслеживание входного напр жени  на втором входе элемента сравнени  происходит при любой пол рности входного напр жени . При измерении посто нного напр жени  по сигналу с блока управлени  входной переключатель 1 устанавливаетс  в положение б, а ключ 10 размыкаетс . Выходное напр жение элемента 5 сравнени  резко возрастает до стабилизированного уровн , пол рность которого зависит от пол рности входного напр жени . Выходное напр жение элемента 5 сравнени  поступает на -вход интегратора и на вход усилител -инвертора 7, который на входе элемента 5 сравнени  обеспечивает смещение противоположной пол рности входного напр жени . Величина данного смещени  выбираетс  равной зоне нечувствительности вблизи нулевого уровн  входного напр жени . Величина данного смещени  компенсируетс  линией 8 задержки, котора  устанавливает триггер 6 в единичное состо ние. При этом, на выходе триггера формируетс  начало импульса, пропорционального преобразуемому сигналу: Стабилизированное напр жение элемента 5 сравнени  через резистор 12 разр жает конденсатор 13 интегратора 11 до уровн  напр жени  смещени , и в момент равенства выходного напр жени  делителей 3 и 4 срабатывает, элемент 5 сравнени  и триггер 6 устанавливаетс  в исходное состо ние . Длительность выходного импульса триггера пропорциональна преобразуемому напр жению и определ етс  выражением где RC - посто нна  времени интегратора; УОП - величинастабилизированного уровн  схемы сравнени . После срабатывани  элемента сравнени  входной переключатель 1 и ключ 10 устанавливаютс  в исходное состо ние. При измерении амплитуды импульсных сигналов формирователь 2 в момент окончани  входного импульсного сигнала выдает импульс на блок управлени , и работа преобразовател  происходит аналогично, как при преобразовании посто нного напр жени . Минимальна  длительность входных импульсов ограничиваетс , в основном, переходными процессами в интеграторе, т.е. посто нной времени интегратора в момент отслеживани  входного сигнала. При измерении амплитуды синусоидальных переменных напр жений формирователь 2 выдает запускающий импульс через врем , равное -|- после перехода входного напр жени  через нуль. Данное устройство можно также использовать дл  преобразований синфазной и квадратурной составл ющих напр жений различных электрических цепей, дл  этого необходимо измер емый сигнал подавать на вход входного переклю ател , а опорный сигнал - на вход формировател . При формировании запускающего импульса в момент перехода опорного напр жени  через нуль преобразователь преобразует во временной интервал квадратную составл ющую и при формировании апускающих импульсов в момент Ч -S- синфазную составл ющую. Формула изобретени  Преобразователь аналоговых сигналов во временной интервал, содержащий входной переключатель, первый вход которого соединен со входной клеммой, элемент сравнени , выход которого соединен с первым входом .триггера и через ключ с первым входом интегратора, блок управлени , отличающийс  тем, что, с целью расширени  его функциональных возможностей, в него введены делители напр жени , лини  задержки, усилитель-инвертор и формирователь запуска, через который входна  клемма соединена со входом блока управлени , выход которого соединен с управл ющим входом ключа, через линию задержки со вторым входом триггера и с управл ющим входом переключател , второй вход которого через первый делитель напр жени  и усилитель-инвертор подключен к выходу элемента сравнени  и второму входу интегратора, выход которого через второй делитель напр жени  соединен со вторым входом элемента сравнени . Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 411630, кл. Н 03 К 13/20, 1973.
2. 2.Авторское свидетельство СССР № 720717, кл. Н 03 К 13/20, 1979 (прототип ).

   flpeefjoffjff/ffMf ffpee pffso oHi/e ffff /yjf e/fe/jf jife/fv f7ffC/77Ojrf///fffO I /7e/7e e /ffffo /T ff/fff

   ff