[go: up one dir, main page]

SU944113A2 - Импульсно-дискретное устройство дл изменени частоты следовани импульсов - Google Patents

Импульсно-дискретное устройство дл изменени частоты следовани импульсов Download PDF

Info

Publication number
SU944113A2
SU944113A2 SU803217841A SU3217841A SU944113A2 SU 944113 A2 SU944113 A2 SU 944113A2 SU 803217841 A SU803217841 A SU 803217841A SU 3217841 A SU3217841 A SU 3217841A SU 944113 A2 SU944113 A2 SU 944113A2
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
bus
elements
pulse
Prior art date
Application number
SU803217841A
Other languages
English (en)
Inventor
Валерий Эмануилович Штейнберг
Григорий Ефимович Фридман
Original Assignee
Предприятие П/Я Г-4629
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Г-4629 filed Critical Предприятие П/Я Г-4629
Priority to SU803217841A priority Critical patent/SU944113A2/ru
Application granted granted Critical
Publication of SU944113A2 publication Critical patent/SU944113A2/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Description

Изобретение относится к импульсной технике, а именно к устройствам для преобразования единичных кодов и частоты следования импульсов в соответствии с величинами, представленными цифровыми кодами их отношением, и может найти применение в автоматических системах управления в . качестве формирования управляющих частотных сигналов, в специализированных вычислителях контрольно-ре~ гистрирующей аппаратуры, в число-импульсных функциональных преобразователях и т.п.
По основному авт.св. № 660265 известно устройство, содержащее два двоичных умножителя элементы И, элемент ИЛИ, элемент задержки, сумматор импульсов [1].
Недостатком данного устройства является ограниченный в сторону понижения диапазон применения коэффициента передачи, что затрудняет использование его в синтезаторах час' 1 2 трты, в широкодиапазонных умножителях частоты ит.п.
Цель изобретения - расширение диапазона изменения частоты.
Поставленная цель достигается 5 тем, что в импульсно-дискретное устройство для изменения частоты следования импульсов по авт.св. № 660265, содержащее два двоичных умножителя, 10 первый элемент И, один вход которого подключен к входной шине, управляемый импульсный сумматор, элемент задержки, элемент НЕ второй элемент И и элемент ИЛИ, в котором , 15 первый вход управляемого импульсного сумматора подключен ко входной шине, второй вход подключен через элемент задержки к выходу первого двоичного умножителя, а'третий управляющий вход - к шине управления, ко входу элемента НЕ, выход которого соединен с первым входом второго элемента И, и ко второму входу первого элемента И, выход управляемого им3 пульсного сумматора подсоединен ко второму входу второго элемента И и ко входу второго двоичного умножителя, входы элемента ИЛИ соединены с выходами соответствующих элементов И, а выход - со входом первого двоичного умножителя, введены дополнительный элемент ИЛИ, третий и четвертый элементы И и двоичный делитель, который включен между выходом элемента ИЛИ и входом первого двоичного умножителя, при этом первые входы третьего и четвертого эле ментов И подключены соответственно к выходу элемента НЕ и к шине управ
И, а выход соединен со входом дво ичного умножителя 3, выход которого подключен к шине Г5 устройства.
В первом режиме на шину 14 пода5 ется нулевой потенциал, устанавливающий сумматор 1 в режим вычитания, запирающий элементы 9 и 12 И ' и отпирающий через элемент 6 НЕ элемент 10 И. При подаче исходной число 10 и частотно-импульсной последовательности на шину 13 и на шину 15 устройства частота на выходе элемента 8 ИЛИ определяется таким образом, что коэффициент передачи устройства 15 в первом режиме равен отношению одления, вторые входы соединены с выходами соответственно двоичного делителя и управляемого импульсного сумматора, а выходы третьего и четвертого элементов И через дополнительный элемент ИЛИ подключены ко входу второго двоичного умножителя.
На чертеже приведена структурная схема предлагаемого устройства.
Схема включает управляемый импульсный сумматор 1, первый и второй двоичные умножители 2 и 3, двоичный делитель 4, элемент 5 задержки, элемент 6 НЕ, элементы 7 и 8 ИЛИ элементы 9“12 И, входную шину 13, шину 14 управления, шину 15 выхода, шины 16, 17 И 18 ввода кодов состав ного числа к сумме двух чисел, т.е. изменяется в более широких пределах чем в известном устройстве.
Во втором режиме на шину 14 подается единичный сигнал, отпирающий элемент 9 И, устанавливающий сумматор 1 в режиме сложения, запирающий через элемент 6 НЕ элементы 10 и 11 И отпирающий элемент 12 И, При подаче число- и частотно-импульсной после- . довательности на шину 13 и на шину 15 устройства частота на выходе сумматора 1 определяется входной частотой аналогично известному устройству.
Предложенное устройство ‘отличаетляющих коэффициенту передачи.
Узлы устройства связаны следующим образом.
Вход устройства через шйну 13 подключён к первому счетному входу сумматора 1 и к первому входу элемента 9 И, второй вход которого объе динен со входами элемента НЕ 6, управления сумматора 1 и первым входом элемента 12 И и подключен к шине 14 управления. Второй счетный вход сумматора 1 импульсов через элемент 5 задержки подключен к выходу двоичного умножителя 2, вход которого обтА единен с первым входом элемента 11 И и подключен к выходу двоичного делителя 4, вход которого соединен с выходом элемента 7 ИЛИ, входы которого соединены с выходами элемента 9 И и элемента 10 И. Выход сумматора 1 подключен ко второму входу элемента 12 И и к первому входу элемента 10 И, второй вход которого объединен со вторым входом элемента 11 Ии подключен к выходу элемента 6 НЕ. Входы элемента 8 ИЛИ подключены к выходам элементов 11 и ся от известного расширенным диапазоном изменения коэффициента передачи в сторону понижения частоты 35 следования импульсов за счет более широкого изменения целой части знаменателя коэффициента передачи.

Claims (1)

  1. 3 пульсного сумматора подсоединен ко второму входу второго элемента И и ко входу второго двоичного умножител , входы элемента ИЛИ соединены с выходами соответствующих элементов И, а выход - со входом первого двоичного умножител , введены дополнительный элемент ИЛИ, третий и четвертый элементы И и двоичный делитель, который включен между выходом элемента ИЛИ и входом первого двоичного умножител , при этом первые входы третьего и четвертого эле ментов И подключены соответственно к выходу элемента НЕ и к шине управ лени , вторые входы соединены с выходами соответственно двоичного делител  и управл емого импульсного сумматора, а выходы третьего и четвертого элементов И через дополнительный элемент ИЛИ подключены ко входу второго двоичного умножител . На чертеже приведена структурна  схема предлагаемого устройства. Схема включает управл емый импульсный сумматор 1, первый и второй двоичные умножители 2 и 3. двоичный делитель 4, элемент 5 задержки , элемент 6 НЕ, элементы 7 и 8 ИЛ элементы И, входную шину 13, ш ну 14 управлени , шину 15 выхода, шины 1б, 17 и 18 ввода кодов состав л ющих коэффициенту передами. Узлы устройства св заны следующим образом. Вход устройства через шину 13 подключен к первому счетному входу сумматора 1 и к первому входу элемента 9 И, второй вход которого объ динен со входами элемента НЕ 6, управлени  сумматора 1 и первым входо элемента 12 И и подключен к шине 14 управлени . Второй счетный вход сум матора 1 импульсов через элемент 5 задержки подключен к выходу двоичного умножител  2, вход которого об единен с первым входом элемента 11 и подключен к выходу двоичного делител  4, вход которогосоединен с выходом элемента 7 ИЛИ, входы которого .соединены с выходами элемента 9 И и элемента 10 И. Выход сумматора 1 подключен ко второму входу элемента 12 И и к первому входу эле мента 10 И, второй вход которого объединен со вторым входом элемента 11 И и подключен к выходу элемента 6 НЕ. Входы элемента 8 ИЛИ подключены к выходам элементов 11 и 4 12 И, а выход соединен со входом дво ичного умножител  3, выход которого подключен к шине V5 устройства. В первом режиме на шину 14 подаетс  нулевой потенциал, устанавливающий сумматор 1 в режим вычитани , запирающий элементы 9 и 12 И и отпирающий через элемент 6 НЕ элемент 10 И. При подаче исходной число и частотно-импульсной последовательности на шину 13 и на шину 15 устройства частота на выходе элемента 8 ИЛИ определ етс  таким образом, что коэффициент передачи устройства в первом режиме равен отношению одного числа к сумме двух чисел, т.е. измен етс  в более широких пределах мен в известном устройстве. Во втором режиме на шину 14 подаетс  единичный сигнал, отпирающий элемент 9 И, устанавливающий сумматор 1 в режиме сложени , запирающий через элемент 6 НЕ элементы 10 и 11 И отпирающий элемент 12 -И. При подаче число- и частотно-импульсной после- , довательности на шину 13 и на шину 15 устройства частота на выходе сумматора 1 определ етс  входной частотой аналогично известному устоойству . Предложенное устройствоотличаетс  от известного расширенным диапа- зоном изменени  коэффициента передачи в сторону понижени  частоты следовани  импульсов за счет более широкого изменени  целой части знаменател  коэффициента передачи. Формула изобретени  Импульсно-дискретное устройство дл  изменени  частоты следовани  импульсов по авт.св. № 660265, о тличающеес  тем, что, с целью расширени  диапазона изменени  частоты, в него введены дополнительный элемент ИЛИ, третий и четвертый элементы И и двоичный делитель , который включен между выходом элемента ИЛИ и входом первого двоичного умножител , при этом первые входы третьего и четвертого элементов И подключены соответственно к выходу элемента НЕ и к шине управлени  , вторые входы соединены с выходами соответственно двоичного делител  и управл емого импульсного сум59 1136
    матора, а выходы третьего и четвер-Источники информации,
    того элементов И через дополнитель- прин тые во внимание при экспертизе иый элемент ИЛИ подключены ко входу 1. Авторское свидетельство СССР второго двоичного умножител . N 660265 кл. Н 03 К 23/00, 01.03.77
SU803217841A 1980-10-27 1980-10-27 Импульсно-дискретное устройство дл изменени частоты следовани импульсов SU944113A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU803217841A SU944113A2 (ru) 1980-10-27 1980-10-27 Импульсно-дискретное устройство дл изменени частоты следовани импульсов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU803217841A SU944113A2 (ru) 1980-10-27 1980-10-27 Импульсно-дискретное устройство дл изменени частоты следовани импульсов

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU660265 Addition

Publications (1)

Publication Number Publication Date
SU944113A2 true SU944113A2 (ru) 1982-07-15

Family

ID=20931869

Family Applications (1)

Application Number Title Priority Date Filing Date
SU803217841A SU944113A2 (ru) 1980-10-27 1980-10-27 Импульсно-дискретное устройство дл изменени частоты следовани импульсов

Country Status (1)

Country Link
SU (1) SU944113A2 (ru)

Similar Documents

Publication Publication Date Title
EP0007729B1 (en) Low pass digital averaging filter and method of recovering a low frequency component of a composite analog waveform
KR930001296B1 (ko) 보간용 시간이산 필터장치
US5748043A (en) Digital PLL frequency synthesizer
HU178531B (en) Method and apparatus for controlling phase situation of controlled signal in relation to reference signal in telecommunication system
JPS59112747A (ja) 2進デ−タ受信機
US4071903A (en) Autocorrelation function factor generating method and circuitry therefor
US4721905A (en) Digital phase meter circuit
US4264974A (en) Optimized digital delta modulation compander having truncation effect error recovery
US4556984A (en) Frequency multiplier/divider apparatus and method
SU944113A2 (ru) Импульсно-дискретное устройство дл изменени частоты следовани импульсов
US3947674A (en) Code generator to produce permutations of code mates
US4149258A (en) Digital filter system having filters synchronized by the same clock signal
US4533880A (en) Tuning circuit with frequency synthesizer using d/a converter
SU785943A1 (ru) Синтезатор частот
US5712878A (en) Digital FSK modulator
SU1056208A1 (ru) Широтно-импульсный функциональный преобразователь
SU1464296A2 (ru) Формирователь фазоманипулированных сигналов
SU1003112A1 (ru) Устройство дл моделировани негауссовых помех
SU894720A1 (ru) Устройство дл вычислени функций
SU743220A1 (ru) Устройство дл передачи информации
SU1469538A1 (ru) Умножитель частоты
US4091452A (en) CVSD digital adder
US4406010A (en) Receiver for CVSD modulation with integral filtering
SU1385233A1 (ru) Цифровой многофазный генератор
SU888335A1 (ru) Цифровой фильтр