SU940295A2 - Параллельно-последовательный аналого-цифровой преобразователь - Google Patents

Description

Изобретение относится к аналого-цйф-Г ровой вычислительной и измерительной технике и может быть использовано при автоматическом измерении широкополосных периодических сигналов.

По основному авт. св. № 573872 известен параллельно-последовательный аналого-цифровой преобразователь» содержа щий компараторы, выходы которых подключены к входам шифратора, соединенным с первыми входами элементов И, вторые входы которых _t подключены к распределителю импульсов, делитель напряжения, включенный между одними входами компараторов и выходами управляемого генера10 тора тока, регистр, подключенный к выходам элементов И, цифро-аналоговый преобразователь, соединенный с выходом регистра, и дополнительный управляемый генератор тока, входы которого подклюПреобразование входного напряжения осуществляется в несколько тактов, причем в каждом такте определяется несколько разрядов выходного кода. Благодаря наличию двух управляемых генераторов тока в преобразователе получено повышенное быстродействие к высокая точность.

Недостатком указанного устройства является большая величина динамической погрешности преобразования, определяемая изменением входного сигнала за время преобразования. Динамическая погрешнос+ь определяется по формуле Д^=· S Ь _пр » где S - скорость; изменения входного сигнала; €_пр~ время преобразования преобразователя.

Время преобразования преобразователя имеет значительную величину, поскольку преобразование осуществляется в несколько Тактов, которые непрерывно следуют друг за другом.

Цель изобретения - уменьшение дина—, мической погрешности преобразования И чены к выходам распределителя импуль сов, а выход - к нижнему зажиму делите ля напряжения.

940295 4 при .преобразовании периодических сигналов.

Указанная цель достигается тем, что в параллельно-последовательный аналогоцифровой преобразователь введены после- 5 доватепьно соединенные дополнительный компаратор, триггер, управляемый генератор, счетчик, элемент задержки и одновибратор, выход которого подключен к второму входу триггера и управляюще- 10 му входу счетчика, установочные входы которого соединены с шинами кода управления,. а выход - с вторыми входами компараторов, при этом выход элемента задержки подключен к входу распределите- 15 ля импульсов, а входы дополнительного компаратора соединены соответственно с шинами входного и опорного напряжений. Техническая сущность предлагаемого устройства заключается в снижении дина- ₂₀ мической погрешности преобразования за счет того, что разные такты преобразования осуществляются в разных периодах входного сигнала.

Компараторы в предлагаемом устройств- _м ве имеют дополнительный вход опроса. При этом компаратор изменяет свое состояние только при наличии импульса по входу опроса, таким образом можно зафиксировать состояние компаратора в опре- ₃₀ деленный момент времени, т.е. произвести сравнение в определенной точке преобразуемого сигнала.

На фиг. 1 изображена функциональная, схема предлагаемого преобразователя; на фиг. 2 - временные диаграммы. . ³⁵

Преобразователь содержит N компараторов 1, делитель 2 напряжения, шифратор 3, элементы И 4, распределитель 5 импульсов, регистр 6, цифро-аналоговый преобразователь (ЦАП) 7, управляемые генераторы 8 и 9 тока, дополнительный компаратор 10, триггер 11, управляемый генератор 12, счетчик 13, элемент 14 задержки, одновибратор 15, вход 16 опорного напряжения (цепи начальной установки регистра 6, распределителя 5 импульсов, счетчика 13, триггера 11 условно не показаны).

В исходном состоянии-триггеры регистра 6 находятся в состоянии Ό, соот- ⁵⁰ ветственно, и выходное напряжение ЦАП 7 тоже равно нулю. Генераторы 8 и 9 тока вырабатывают максимальные по величине токи, причем последние равны между собой и противоположны по на прав- ⁵⁵ пению. Под воздействием токов генераторов 8 и 9, протекающих через делитель 2, пороги срабатывания компараторов 1 устанавливаются такими, что весь диапазон изменения входной величины оказывается разбитым на 2^й зон, где р число параллельно определяемых двоичных разрядов. Пороги срабатывания компараторов' при этом образуют шкалу Ш1 (фиг. 2а). _.

При превышении периодическим входным сигналом (фиг. 2а) опорного уровня синхронизации Уоп, на выходе дополнительного компаратора 10 формируется импульсный сигнал (фиг. 26), поступающий на динамический вход С D- триггера 11. На вход D-триггера постоянно подается уровень логической 1. При поступлении на вход С переднего фронта сигнала (фиг. 26), на выходе триггера 11 устанавливается уровень логической 1*, которым запускается управляемый генератор 12, на выходе которого формируется последовательность импульсов (фиг. 2в),

В счетчик 13 предварительно заносится код задержки, величина которого определяет задержку момента преобразования входного сигнала относительно момента превышения входным сигналом опорного уровня. Код задержки подается на установочные входы счетчика 13 постоянно, а его запись в него осуществляется импульсом, поступающим на вход занесения счетчика.

При поступлении на счетный вход счетчика 13 (М-к)-го импульса с управляемого генератора 12 (где М - полная ем- , кость счетчика 13; к - предварительно занесенный код) на выходе счетчика 13 формируется импульс переполнения (фиг.2г), поступающий на входы опроса компараторов 1 и на вход элемента 14 задержки. В результате по импульсу (фиг. 2г) в момент времени -Ь₄ происходит сравнение сигнала (фиг. 2а) со шкалой Ш1, компараторами 1 фиксируется единичный код, который шифратором 3 преобразуется в двоичный код старших разрядов выходного кода.

I .

С выхода элемента 14 задержки задержанный импульс (фиг. 29) поступает на вход распределителя 5 импульсов и вход одновибратора 15. При поступлении ’на вход импульса (фиг. 22) распределитель 5 импульсов выдает по первым выходам импульсы, которыми через элемент И 4 заносится в регистр 6 код старших разрядов и переключаются токи управляемых генераторов 8 и 9 тока. Токи генераторов 8 и 9 тока уменьшаются в N + 1 раз, вследствие чего падение напряжения на

940295 6 резисторах делителя 2 уменьшается во столько же раз. Поскольку в регистр 6 занесен код старших разрядов, на выходе ЦАП 7 устанавливается напряжение, соответствующее коду старших разрядов. S После окончания переходных процессов, вызванных переключениями, пороги срабатывания компараторов 1 образуют шкалу Ш2 (фиг, 2а) для' определения младших разрядов выходного кода. Элемент . 10 14 задержки необходим для того, чтобы занесение информации в регистр 6 через элементы И 4 происходило после установления информации на выходе шифратора 3, т.е. для компенсации задержки в цепях компараторов 1 и шифратора 3.

При поступлении импульса (фиг.2-2) с выхода элемента 14 задержки одновибратор 15 формирует импульс (фиг.26), поступающий на вход RD-триггера 11. ₂q Длительность импульса одновибратора 15 выбирается такой, чтобы она была боль— · ше времени установления шкалы Ш2, которое определяется временем переключения управляемых генераторов 8 и 9 тока и временем установления выходного напряжения ЦАП 7. Импульс (фиг,2е), присутствующий на входе RB-триггера 11, устанавливает на его выходе уровень логического О, в результате чего прекра- ₃q шается генерация импульсов генераторов 12 (фиг.2$), и импульсом, поступающим на вход занесения счетчика 13 с выхода одновибратора 15, в счетчик 13 вновь заносится код задержки. Кроме того, импульсом (фиг;26) триггер 11 блокируется, т.е. во время действия импульса триггер 1'1 не реагирует на поступление импульсов (фиг.2) на динамический вход С, и уровень *0' на вхбде управляемого генератора остается неизменным. Наличие блокировки запуска триггера 11 обеспечивает определение младших разрядов выходного кода только после того, как окончатся переходные процессы установления шкалы Ш2.

Из фиг.2 следует, что при периоде повторения входного сигнала, (фиг.2а) меньше длительности импульса (фиг.26) (т.е., если время установления шкалы Ш2 больше периода следования входного преобразуемого сигнала)^ очередной импульс входного сигнала пропускается и определение младших разрядов производится в третьем по счету периоде входного сигнала. Этим обеспечивается защита преобразователя от сбоев,которые могу твоэникнуть при высокой частоте повторения входного сигнала и

Привести к существенной ошибке в определении результирующего кода.

После окончания импульса (фиг.2) преобразователь снова готов к следующему такту прообразования, который протекает аналогично первому', при этом производят сравнение напряжения точки А в момент времени 4:1 со шкалой Ш2 и определение младших разрядов выходного кода. В общем случае тактов преобразования может быть нескольку, их количество определяется разрядностью выходного кода и числом N /компараторов. Роль распределителя 5 импульсов при этом сводится к тому, что при поступлении первого импульса с выхода элемента 14 задержки он формирует управляющие импульсы по первым выходам, при поступлении второго импульса формируются управляющие импульсы по вторым выходам и так далее. Последнимуправляюшим импульсом заносится . код младших разрядов и триггеры младших разрядов регистра 6, которые не связаны с цифро-аналоговым преобразователем 7 (число разрядов НАМ Ί на И меньше чиола разрядов регистра 6). Управляемые генераторы 8 и 9 тока при этом ио коммутируются, поскольку в последнем такте нет необходимости формирования следующей шкалы.

Таким образом, благодаря введению дополнительного компаратора, триггера, ; ’. управляемого генератора, счетчика, элемента задержки и одновибратора реализуется стробоскопический режим работы аналого-цифрового преобразователя, при котором опрос компараторов, т.е. фиксация единичного кода компараторов, производится всегда в одной и той же точке периодического сигнала (точка А на фиг. 2в). Изменение состояний ЦАП и генераторов тока производится в течение времени между двумя импульсами опроса, поэтому время установления ЦАП и управляемых генераторов тока не вносит вклада в динамическую погрешность преобразования. Динамическая погрешность преобразования мгновенного значения сигнала практически определяется только апертурной погрешностью компараторов. Благодаря наличию блокировки запуска преобразователя импульсом одновибратора можно попользовать менее быстродействующие, зато более простые и более точные цифро-аналоговый преобразователь и управляемые генераторы тока.

Claims (1)

1. Изобретение относитс  к аналого-цнф-Г tJOBOfl вычислительной и измерительной технике и может быть использовано при автоматическом измерении широкополосных периодических сигналов. По основному авт. св. № 573872 известен параллельно-последовательный аналого-цифровой преобразователь, содержащий компараторы, выходы которых подклю чены к входам шифратора, соединенным с первыми входами элементов И, вторые входы которых, подключены к распредели.- телю импульсов, делитель напр жени , включенный между одними входами компараторов и выходами управл емого генератора тока, регистр, подключенный к выходам элементов И, цифро-аналоговый преобразователь , соединенный с выходом регистра , и дополнительнь1й управл емый генератор тока, входы которого подключены к вьиодам распределител  импульсов , а выход - к нимагему зажиму делител  напр жени . Преобразование входного напр жени  осуществл етс  в несколько тактов, причем в каждом такте определ етс  несколько разр дов выходного кода. Благодар  налич1по двух управл емых генераторов тока в преобразователе получено повышенное быстродействие и высока  точность. Недостатком указанного устройства  вл етс  больша  величина динамической погрешности преобразовани , определ ема  изменением входного сигнала за врем  прео(зованш. Динамическа  norpeuraoctb определ етс  по формуле До в -Ьцр где S - скорс стЬ| изменени  входного сигнала} врем  преобразовани  преобразовав тел .Врем  преобразовани  преобразователи имеет значительную величину, поскопьку преобразование осуществл етс  в нескопько Тактов, которые непрерывно следзпот друг за другом. Цель изобретени  - уменьшение дв а, мической-погрешности преобразовани  V 3 94029 при .преобразовании периодических сигны ° Указанна  цель достигаетс  тем, что в параллельно-последовательный аналогоцифровой преобразователь введены после-$ дрватеЛьно соединенные дополнительный компаратор, триггер, управл емый генератор , счетчик, элемент задержки и одноиибратор, выход которого подключен к второму входу триггера и управл юше-10 му входу счетчика, установочные входы которого соединены с шинами кода управлени ,.а выход - с вторыми входами компараторов , при этом выход элемента задержки подключен к входу распределите-,5 л  импульсов, а входы дополнительного компаратора соединены соответстоенно с шинами входного и опорного напр жений. Техническа  сущность предлагаемого устройства заключаетс  в снижении дина-JQ мической погрешности преобразовани  за счет того, что разные таКты преобразовани  осуществл ютс  в разных периодах входного сигнала. Компараторы в предлагаемом устройств „ ве имеют дополнительный вход опроса. При этом компаратор измен ет свое состо ние только при наличии импульса по входу опроса, таким образом можно зафиксировать состо ние компаратора в определенный момент времени, т.е. п 5оизвес- ти сравнение в определенной точке преобразуемого сигнала. На фиг. 1 изображена функциональна . схема предлагаемого преобразовател ; на фиг. 2 - времешые диаграммы. . Преобразователь содержит N компаратоп ров 1, делитель 2 напр жени , шифратор 3, элементы И 4, распределитель 5 импульч сов, регистр 6, цифро-аналоговый преобразователь (ЦАП) 7, управл емые генераторы 8 и 9 тока, дополнительный компаратор 1О, триггер 11, управл емый генератор 12, счетчик 13, элемент 14 задержки, одновибратор 15, вход 16 опорного напр жени  (цепи начальной установки регистра 6, распределител  5 импульсов, счетчика 13, триггера 11 условно не показаны). В исходном состо нии-триггеры регистра 6 наход тс  в состо нии О, соответственно , и вькодное напр жение ЦАП 7 тоже равно нулю. Генераторы 8 и 9 тока вырабатывают максимальные по величине токи, причем последние равны. между собой и противоположны по направ- лению. Под воздействием токов генераторов 8 и 9, протекающих через делитель 2, пороги срабатывани  компараторов 1 54 устанавливаютс  такими, что весь диапазон изменени  вх|рдной величины окааы-. ваетс  разбитым на 2 зон, где h число параллельно определ емых двоичных разр дов. Пороги срабатывани  компараторов при этом образуют шкалу Ш1 ( фиг. 2а). При превышении периодическим вход ным сигналом (фиг. 2а) опорного уровн  синхронизации Von,на выходе дополнитель„ого компаратора Ю формируетс  импульс„ый сигнал (фиг. 26), поступающий на динамический вход С р- триггера 11. На вход D-триггера посто нно подаетс  уровень логической I. При поступлении „а вход С переднего фронта сигнала ( фит. 26), на выходе триггера 11 устанав„иваетс  уровень логической , которым запускаетс  управл емый генератор 12, йа выходе которого формируетс  послодовательность импульсов (фиг. 2в). в счетчик 13 предварительно заносит   код задержки, величина которого опрёдел ет задержку момента преобразовани  входного сигнала относительно момента превышени  входным сигналом опорного уровн . Код задержки подаетс  на устаковочные входы счетчика 13 посто нно, запись в него осуществл етс  импульсом , поступающим на вход занесени  счетчика. При поступлении на счетный вход счетчика 13 (М-к)-го импульса с управл емогогенератора 12 (гдеМ-полна  ем-, кость счетчика 13; к - предварительно занесенный код) на выходе счетчика 13 формируетс  импульс переполнени  (фиг, 2г), поступающий на входы опроса компараторов 1 и на вход элемента 14 задерж и . В результате по импульсу (фиг. 2г) момент времени t-i происходит сравнение сигнала (фиг. 2а) со шкалой Ш1, компараторами 1 фиксируетс  единичный который шифратором 3 преобразуетс  в двоичный код старших разр дов выходн:ого кода, С выхода элемента 14 задержки задержагаый импульс (фиг. 23) поступает на вход распределител  5 импульсов и вход одновибратора 15. При поступлении на вход импульса (фиг. 23) распределитель 5 импульсов выдает по первым выходам импульсы, которыми через элемент И 4 заноситс  в регистр 6 код старщих разр дов н переключаютс  токи управл емых генераторов 8 и 9 тока. Токи генераторов 8 и 9 тока уменьшаютс  в N + 1 раз, вследствие чего падение напр жени  на резисторах делител  2 уменьшаетс  во столько же раз. Поскольку в регистр 6 занесен код старших разр дов, на выходе ЦАП 7 устанавливаетс  напр жение соответствующее коду старших разр дов. После окончани  переходных процессов, вызванных переключени ми, пороги срабатывани  компараторов 1 образуют шкалу Ш 2 (фиг, 2а) дл  определени  младших разр дов выходного кода. Элемент 14 задержки необходим дл  того, чтобы занесение информации в регистр 6 через элементы И 4 происходило после установ лени  информации на выходе шифратора 3, т,е, дл  компенсации задержки в цеп  компараторов 1 и шифратора 3, При поступлении импульса (фиг.2-г;) с выхода элемента 14 задержки одновибратор 15 формирует импульс (фиг.26), поступающий на вход ЯВ-трнггера 11, Длительность импульса одновибратора 15 выбираетс  такой, чтобы она была боль- ше времени установлени  шкалы Ш2, которое определ етс  временем переключени  управл емых генераторов 8 и 9 тока и временем установлени  выходного напр жени  ЦАП 7. Импульс (фиг.26), присутствующий на входе RD-триггера 1 устанавливает на его выходе уровень логического О, в результате чего прекра щаетс  генераци  импульсов генераторов 12 (фиг,2б), и импульсом, поступающим на вход занесени  счетчика 13 с выхода одновибратора 15, в счетчик 13 вновь заноситс  код задержки. Кроме того, импульсом (фиг;26) триггер 11 блокируетс , т.е. во врем  действи  импульса триг гер 11 не реагирует на поступление импульсов (фиг.2) на динамический вход С, и уровень О на вхбде управл емого генератора остаетс  неизменным. Наличие блокировки запуска триггера i 1 обесвечивает определение младших разр дов выходного кода только После того, как окончатс  переходные процессы установлени  шкалы Ш2. Из фиг.2 следует, что при периоде повторени  входного сигнала. (фиг.2а) меньше длительности импульса (фиг,26) (т.е., если врем  установлени  шкалы Ш больше периода следовани  входного преобразуемого сигнала) очередной импу  иходного сигнала пропускаетс  и определение младших разр дов производитс  в третьем по счету периоде входного сигнала Этим обеспечиваетс  зашита преобразовател от сбоев,которь1е могугвоаннкнуть при высо кой частоте повторени  входного сигнала и 1фивести к существенной ошибке в определении результирующего кода. После окончани  импульса (фиг.2) преобразователь снова готои к следующему такту преобразовани , .который протекает аналогично первому , п|эи этом производ т сравнение напр жени  точки А Б момент времени Ь/2 со шкалой Ш2 и определение младших разр дов вькошого кода. В общем случае тактов преобразовани  может быть нескольку, их количество определ етс  разр днортью выходного кода и числом Ы/(сомпараторов. Роль распределител  5 импульсов при этом сводитс  к тому, что при поступлении первого импульса с выхода элемента 14 задержки он формирует управл ющие импульсы по первым выхода м, при поступлении второго импульса формируютс  управл ющие импульсы по вторым выходам и так палее. Последнимупраил ющим импульсом заноситс  . код младших разр дов и триггеры младших разр дов регистра О, которые не св заны с цифро-аналоговым преобрюоопателем 7 (число разр дов НЛП 7 на И меньше чиола разр дов регистра 6). Управл емые генераторы 8 и О тока при этом но коммутируютс , поскольку п последнем такте нет необходимости формировани  следующей шкалы. . Таким образом, благодар  впедонию дополнительного компаратора, триггера, ; . управл емого генератора, счетчика, элемента задержки и олнопибратора реализуетс  стробоскопический режим работы аналого-цифрового прообразопател , при котором опрос компараторов, т.е. фиксаци  одиннчного кода компараторов, производитс  всегда в одной и той же точке периодического сигнала (точка А на фиг.20). Изменение состо ний ЦАП и генераторов тока производитс  в течение времени между двум  импульсами опроса, поэтому врем  установлени  ЦАП и управл емых генераторов тока не вносит вклада в динамическую погрешность преобразовани . Динамическа  погрешность преобраз( вани  мгновенного значени  сигнала практически определ етс  толькЪ апертурной погрешностью компараторов. Благодар  наличию блокировки запуска преобразовател  импульсом одновибратора можно иопользовать менее быстродействующие, зато более простые и более точ1:ые ци4 ро-аналоговый прообраоопатель и управл емые генераторы тока. Формула изобретени  Параллельно-последопа тельный анало го-цифровой преобразователь по авт. св.

   №573872, отличающийс  теМ| что, с целью снижени  динамической погрешности преобразовани  и при преобрааовании периодических сигналов, в него введены последовательно соединенные дополнительный компЕ1ратор, триггер, управл емый генератор, счетчик, элемент задержки и одновибратор, выход которого подключен к второму входу триггера и

   управл ющему входу счетчика, установочные входы которого соединены с шинами кода управлени , а выход - с вторыми. . входами компараторов, при этом выход элемента задержки подключен к входу распределител  импульсов, а входы дополнительного компаратора соединены соответственно с шинами входного и опорного напр жений.

   Код фut

   iS