Claims (2)
11ель изрбрете 1и - расширение функциональных возможностей при одновр мекном ущюшении устройства. Цель достигаетс тем, что в делитель частоты следовани импульсов Хайкзша, содержшш1й кодирующий блок, N -разр дн счетчик импульсов, вход которого соединен с выходом элементом И-НЕ, первый и второй входы которого соеотшены с выходами соответственно первого и второго ключей, первые входы которых соединены соответственно с пр мым и инверсным выходами улравоипощего тргггера , а второй вход первого ключа соединен с выходом источника входных сигн лов и входом инвертора, введены дополнительные ключ, инвертор и элемент И-НЕ, первый вход которого ншосредст- вешю, а второй через инвертор соединены с выходом N-разр дного счетчика импузгьсов , а выход - с входом управл ющего триггера и входами кодирующего блока, выходы которого соединены с установочными разр дными входами N -раз р дного счетчика импульсов, при этом выход инвертора соединен с первым входом дополнительного ключа, второй вход которого соединен с входом 1швертора , а выход - с вторым входом второго ключа. На чертеже представлена структурна схема устройства. Устройство содержит источник 1 входных сигналов типа меандр, :|правл к щий триггер 2, -.ключи 3 и 4, элементы 5 и 6 И-НЕ, инверторы 7 и 8, N -разр дный счетчик импульсов 9, состо ний из триггеров 1О-1 - Ю- п , кодирующий блок 11, состо щий из коммутирую ншх элементов 12-1 - 12- п , дополшггельный ключ 13. Триггер 2 в закисимосм от своего начального состо5пш по одному из первых входов открывает, а по другому запирает ключи 3 и 4, на вторые входы которых поступают две взаимоинверт рованные последовательности импульсов, образрванные источником сигнала 1 и инвертором 7. Каждые срабатывание триггера 2 приводит к смене взаимоинвертированных последовательностей на выходе элемента 5, при которой вмест заднего фронта импульса предыдущей последовательности на счетный вход триггера младшего разр да 10-1 счетчика 9 поступает передний фронт импуль са новой, инверсной по отношению к пре дыдущей последовательности. Таким образом , каждое срабатывание триггера 2 ускор ет цикл заполнени счетчика 9 на поллериода входного сигнала. Тригге 2 срабатывает вс кий раз в момент пер ошшни счетчика 9 от форшфуемых стройством выделешм фронтов (элемены 8 и 6) коротких импульсов. Клждый ороткий импульс осуществл ет предустаовку в едащщу тех триггеров 10-1 10- п обнуленного импульсом переполени счетчика 9, KOTOfbie по установочым входам соед1шены элементам комутации - 12- с общей шиной редустшювки блока 11. Предустановка четчика осуществл етс в соответствии с кодом числа 1 - , , где д - коффициент делени дл нечетных коэффииентов делени (в первом положении ключа 13) и числа да четных коэ4фашентов делени (во втором поло|жении ключа 13). Во втором положении ключа 13 счетчик 9 работает от пр мой последовательности ВХОД1ГЫХ импульсов, попеременно поступающих на элемент 5 через ключи 3 и 4. Элементы 3-8 могут быть реализованы , например, н:а двухвходовых логических элементах И-НЕ. В качестве тригг юв 1О-1 - 10- п могут использоватьс любые однофазные (двухфазные) триггеры, имеющие вход установки .1. При этом минимальное число N триггеров в счетчике 9 определ етс соотнощением 2 - 17 Кд/а. Триггер 2 должен быть двухфазным, в противном случае потребовалс бы допсинительный инвертор дл формировани парафазных управл ющих сигналов. Элементами коммутации 12-1 - 12-п могут быть механичесюте тумблеры, электромеханические реле, электронные ключи или любые другие выключатели с одним размыкаемым контактом. Преимущества предлагаемого формирующего делител частоте состо т в уменьшении объема необходимого оборудовани по сравнению с известными делител ми при сопутствующем расщирении функхшональных возмолоюстей. Так, N входова схема совпадений известного устройства замен етс одним инвертором и двухвходовой схемой совпадени . При использоваюш счетчиков с большим числом разр дов получаемый выигрыш в уменьшении объема оборудова101Я очевиден . Очевидно также упрощение кодирующего блока, где вместо N элементов коммутации, каждый из которых имеет один вход и два вьтхода, используютс элементы с одним входом и одним выходом. Снижаютс также требовани к используемым в счетчике 6 триггерам: вместо двухфазных с двум установочными входами О и 1 триггеров, в ИФвестном устройстве могут бьпъ применены триггеры однофазные и с одним установочным входом 1. Расигарение функциональных возможностей содгсшт в том, что обеспечиваетс возможность поггучени выходного сигнала с соотношением длительности импульсов и пауз l:i прт любом целочисленном коэффициенте делени . Формула изобрет е м и Делитель частоты следовани импуль сов Хайкина, содержащий кодирующий блок, N-разр дный счетчик импульсов, вход которого соединен с выходом элемента И-НЕ, первый и второй входы ко торого соединены с выходами соответст венно первого второго кгаочей, первы входы которых соединены соответственно с пр мым и инверсным выходами управл ющего тр йггера, а второй вход пер вого ключа соединен с выходом источ316 ника входных сипшлов и входом зшвертора , отличающийс тем, что, с цепью расширени функциональных возможностей при одонвременном упрошевнн устройства, в него введены дополшгге ьные ключ, инвертор и элемент И-НЕ, первый вход которого непосредственно, а второй вход через инвертор соединены с выходом N -разр дного счетчика импульсов , а выход - с входам управл к щего триггера и входами кодирующего блока, выходы которого соединены с установочными разр дньши входами М -раэр дного счетчика импульсов, при этом выход инвертора соединен с первым входом дополнительного кгаоча, второй вход которого соединен с входом инвертора , а выход -с вторым входом второго ключа. Источншз информации, прин тые во внимание пра эксперггизе 1.Лейнов М. Л. и др. Цифровые делители частоты на логических элемштах. М., Энерги , 1975, с. 97. 11el izbrete 1i - expansion of functionality at the same time impairment of the device. The goal is achieved by the fact that, in the frequency divider of the Hikesh pulse that contains the coding block, N is a pulse counter, the input of which is connected to the output by an AND-NOT element, the first and second inputs of which are connected to the outputs of the first and second keys, respectively, the first inputs of which they are connected respectively to the direct and inverse outputs of the right-of-footswitch, and the second input of the first key is connected to the output of the source of input signals and the input of the inverter, the additional key, the inverter and the NAND element are introduced, the first input of which The second one is connected and the second one through the inverter is connected to the output of the N-bit counter of the impulses, and the output to the input of the control trigger and the inputs of the coding unit, the outputs of which are connected to the installation of the discharge inputs of the N-bit pulse counter. the output of the inverter is connected to the first input of the additional key, the second input of which is connected to the input 1 of the sverter, and the output to the second input of the second key. The drawing shows a block diagram of the device. The device contains a source of 1 input signals such as a square wave,: | correcting trigger 2, -.klyuchi 3 and 4, elements 5 and 6 AND-NOT, inverters 7 and 8, N-bit pulse counter 9, states of triggers 1O -1 - Yu-n, coding block 11, consisting of commuting the nxx elements 12-1 - 12-p, additional key 13. Trigger 2 in the zakisimosm from its initial state 5psh on one of the first inputs opens, and on the other locks the keys 3 and 4, the second inputs of which receive two mutually inverted pulse sequences, formed by the source of signal 1 and invert 7. Each triggering of trigger 2 leads to a change of mutually inverted sequences at the output of element 5, at which the leading edge of the previous sequence of the previous sequence of the previous sequence to the lower-order trigger trigger 10-1 of the counter 9 enters the leading edge of a new, inverse with respect to the previous one sequences. Thus, each triggering of trigger 2 speeds up the filling cycle of counter 9 for the input signal polleriod. Trigge 2 is triggered every time at the time of the first counter of the counter 9 from the short impulses (elements 8 and 6) that are framed by the device. Each short pulse carries out the pre-installation of those triggers 10-1 10 -p of the counter-overrun counter 9 resetted by the overflow pulse 9, KOTOfbie connected to the switching elements 12 on the common input bus of the block 11 via the installation inputs according to the code number 1 - ,, where d is the division coefficient for odd division coefficients (in the first position of the key 13) and the number and even odds of fashions of the division (in the second position of the key 13). In the second position of the key 13, the counter 9 operates on a direct sequence of INPUT 1-GULT pulses, alternately arriving at the element 5 through the keys 3 and 4. Elements 3-8 can be implemented, for example, n: a AND-2 two-input logic elements. As a trigger SW 1O-1 - 10-n, any single-phase (two-phase) triggers having an installation input of .1 can be used. In this case, the minimum number N of triggers in the counter 9 is determined by the ratio 2–17 Cd / a. Trigger 2 must be biphasic, otherwise a dopicitious inverter would be required to form paraphase control signals. Switching elements 12-1 - 12-p can be mechanical toggle switches, electromechanical relays, electronic keys or any other switches with one openable contact. The advantages of the forming frequency divider proposed are the reduction in the amount of necessary equipment in comparison with the known dividers with the concomitant expansion of functional zonal vibrations. Thus, the N input matching circuit of a known device is replaced by a single inverter and a two-input matching circuit. When using meters with a large number of bits, the resulting gain in reducing the amount of equipment is obvious. It is also obvious that the coding block is simplified, where instead of N switching elements, each of which has one input and two inputs, elements with one input and one output are used. The requirements for the 6 triggers used in the counter are also reduced: instead of two-phase triggers with two installation inputs O and 1, triggers of single-phase and with one installation input 1 can be used in the IF-Known device. the ratio of the duration of the pulses and pauses l: i prt any integer division factor. The formula of the invention, and the Haykin pulse frequency divider, containing a coding block, an N-bit pulse counter, whose input is connected to the output of the AND-NOT element, the first and second inputs of which are connected to the outputs of the first second signal, respectively. which are connected respectively to the direct and inverse outputs of the control valve, and the second input of the first key is connected to the output of the source of input siphls and the input of the inverter, characterized in that With a simultaneous up-to-date device, an additional key, an inverter and an NAND element are entered into it, the first input of which is directly, and the second input through the inverter is connected to the output of the N-discharge pulse counter, and the output to the inputs of the control trigger and the inputs the coding unit, the outputs of which are connected to the installation bits of the M-ray counter pulses, the output of the inverter is connected to the first input of an additional unit, the second input of which is connected to the input of the inverter, and the output is connected to the second input of the second on the key. Sources of information taken into account in the design of the test 1.Laneov M.L. and others. Digital frequency dividers on logical elements. M., Energie, 1975, p. 97.
2.Авторское свидетельство СССР № 725239, кл. Н ОЗ К 23/ОО, 26.09.78.2. USSR author's certificate number 725239, cl. N OZ K 23 / OO, 09.26.78.