SU907817A1

SU907817A1 - Device for evaluating signal

Info

Publication number: SU907817A1
Application number: SU802916470A
Authority: SU
Inventors: Александр Васильевич Косолапов; Владимир Владимирович Широков
Original assignee: Ленинградский Ордена Ленина Электротехнический Институт Им.В.И.Ульянова (Ленина)
Priority date: 1980-04-22
Filing date: 1980-04-22
Publication date: 1982-02-23

Description

II

Изобретение относитс к технике св зи и может быть использовано в радиолокационных и радионавигационных системах, в системах передачи информации с решающей обратной св зью, а также в системах синхронизации.The invention relates to communication technology and can be used in radar and radio navigation systems, in information transmission systems with crucial feedback, as well as in synchronization systems.

Известно : стройство оценки сигнала , содержащее генератор опорных си1- налов и объединенные по первому входу п каналов, каждый из которых содержит счетчик, при этом выходы генератора опорных сигналов подключены к вторым входам каналов 1 .It is known: a signal evaluation unit containing a generator of reference signals and combined by the first input of n channels, each of which contains a counter, while the outputs of the reference signal generator are connected to the second inputs of channels 1.

Однако известное устройство обладает низкой помехоустойчивостью.However, the known device has low noise immunity.

Цель изобретени - повышение помехоустойчивости .The purpose of the invention is to improve noise immunity.

Поставленна цель достигаетс тем, что в устройство оценки сигнала, содержащее генератор опорных сигналов и объединенные по первому входу п каналов , каждый из которых содержит счетчик, при этом выходы генератора опорных сигналов подключены к вторымThe goal is achieved by the fact that a signal estimator containing a reference signal generator and combined at the first input of n channels, each of which contains a counter, and the outputs of the reference signal generator are connected to the second

входам каналов,введены генератор импульсов , элемент задержки, последова те ьно соединенные шифратор, регистр пам ти и блок считывани , а также последовательно соединенные элемент ИЛИ, блок управлени , дополнительный счетчик и блок сравнени и в каждый из каналов введен логический блок, первый и второй входы которых вл ютс соответственно первым и вто10 рым входами каналов, а выходы логи- ческих блоков каждого канала подключены к первым счетным входам счетчиков соответствующего канала, к вторым счетным входам которых и счетIS ному входу дополнительного счетчика подключен выход генератора импульсов , к входу которого, второму входу блока управлени и установочному входу дополнительного счетчика под20 ключен управл ющий выход генератора опорных сигналов, при этом к установочным входам счетчиков каждого канала через элемент задержки подклю39inputs of channels, a pulse generator, a delay element, sequentially connected encoder, a memory register and a read block, as well as a series OR element, a control block, an additional counter and a comparison block, and a logic block, first and second the inputs of which are respectively the first and second inputs of the channels, and the outputs of the logical blocks of each channel are connected to the first counting inputs of the counters of the corresponding channel, to the second counting inputs of which are counted the additional counter is connected to the output of the pulse generator, to the input of which, to the second input of the control unit and to the installation input of the additional counter, a control output of the reference signal generator is connected, while to the installation inputs of the counters of each channel through the delay element 39

чем выход блока считывани , а выходы счетчиков каждого камала подключены к соответствующим входам шифратора и элемента ИЛИ, причем второй выход блока управлени подключен к сиихронизирующему входу регистра пам ти , а выход блока сравнени подключен к стробиругощему входу блока счи тыаани .the output of the read unit, and the outputs of each Kamala counters are connected to the corresponding inputs of the encoder and the OR element, the second output of the control unit is connected to the clock input of the memory register, and the output of the comparison unit is connected to the gate input of the read unit.

На чертеже приведена структурна электрическа схема устройства.The drawing shows a structural electrical circuit of the device.

Устройство оценки сигнала содер- жит п каналов, каждый из которых состоит из логического блока 1-1 и счетчика,, генератор 3 опорных сигналов, генератор импульсов, элемент 5 задержки, шифратор 6, элемент ИЛИ 7, блок 8 управлени , регистр 9 пам ти, блок 10 считывани , дополнительный счетчик 11, блок 12 сравнени .The signal evaluation device contains n channels, each of which consists of logic block 1-1 and a counter, a generator of 3 reference signals, a pulse generator, a delay element 5, an encoder 6, an OR element 7, a control block 8, a memory register 9 , read block 10, additional counter 11, compare block 12.

Устройство работает следующим образом .The device works as follows.

В исходном состо нии обнулены сметчики 2i -2. В момент начала приема запускаетс генератор 3 опорных сигналов, на выходах которого пооче;редно начинают по вл тьс импульсы. В каждом канале с помощью логического блока происходит обработка входной реализации. Результаты обработки записываютс в счетчики 2, -2у,.In the initial state, the estimators 2i -2 were reset. At the moment the reception starts, a generator of 3 reference signals is started, at the outputs of which, impulses are rarely generated. In each channel, the input implementation is processed using a logical block. Processing results are recorded in counters 2, -2y.

Сигнал об окончаний цикла анализа по вл етс на управл ющем выходе генератора 3 опорных сигналов и поступает на запускающий вход генератора i импульсов и на установочный вход дополнительного счетчика 11. Дополнительный счетчик 11 устанавливаетс в нулевое состо ние. Кроме того, СИ1- нал с управл ющего выхода генератора 3 опорных сигналов устанавливает; в исходное состо ние триггеры блока управлени . На выходе генератора k . импульсов по вл етс ровно М импульсов , причем М 2 где m число разр дов счетчиков . Счетчики заполн ютс от импульсов с генератора k импульсов. Один из счетчиков , в котором записано самое большое число, заполн етс первым и на его выходе по вл етс сигнал, который поступает на вход шифратора 6 и на вход элемента ИЛИ 7. По этому сиг налу на выходе шифратора 6 по вл етс адрес (код номера) того счетчика ,который заполнилс первым, аA signal about the end of the analysis cycle appears at the control output of the generator 3 of the reference signals and arrives at the trigger input of the pulse generator i and at the installation input of the additional counter 11. The additional counter 11 is set to the zero state. In addition, the SI1-line from the control output of the generator 3 sets the reference signals; the initial state of the control unit triggers. At the output of the generator k. pulses, exactly M pulses appear, and M 2 where m is the number of counters. The counters are filled with pulses from the generator of k pulses. One of the counters in which the largest number is recorded is filled first and at its output a signal appears that goes to the input of the encoder 6 and to the input of the element OR 7. At this output, the address of the encoder 6 appears (code numbers) of the counter that filled in first, and

7474

на выходе элемента ИЛИ по вл етс синал , который устанавливает первый триггер блока управлени в единичное состо ние. По сигналу перехода из нулевого состо ни в единичное первого триггера блока 8 управлени , по вл ющемус на втором выходе блока 8 управлени и поступающему на синхронизирующий вход регистра 9 пам ти, кол с выхода шифратора 6 переписываетс в регистр 9 пам ти. На первом выходе блока 8 управлени также по вл етс сигнал, который поступает на разрешающий вход дополнительного счетчика 11, и тем самым разрешает поступление импульсов с выхода генератора импульсов на счетный вход дополнительного счетчика 11.at the output of the OR element, a synal appears, which sets the first trigger of the control unit to one state. According to the zero-to-one transition signal of the first trigger of control unit 8, which appears at the second output of control unit 8 and arrives at the clock input of memory register 9, the number from the output of encoder 6 is written to memory register 9. At the first output of the control unit 8, a signal also appears which is fed to the enabling input of the additional counter 11, and thereby allows the arrival of pulses from the output of the pulse generator to the counting input of the additional counter 11.

Если одновреиенно переполн тс два или более счетчиков , то сигнал на выходе шифратора 6 не по витс , это означает, что в регистр 9 пам ти запишетс нуль.If two or more counters are simultaneously filled simultaneously, then the signal at the output of the encoder 6 does not work, this means that zero is written to memory register 9.

С момента по влени сигнала на первом выходе блока 8 управлени импульсы с генератора 4 импульсов поступают и на вход дополнительного счетчика 11. В тот момент, когда переполн етс следующий счетчик , по вл етс новый сигнал на выходе элемента ИЛИ 7. По этому сигналу снимаетс сигнал разрешени с первого выхода блока 8 управлени и на дополнительный счетчик 11 перестают поступать импульсы с генератора импульсов . Так как в дополнительный счетчик 11 импульсы поступают после прохождени M-Syf импульсов, где S максимальное число, записанное в счетчиках , за врем анализа, и перестают поступать после прохождени М-$2. импульсов, где Sj. - второе по величине число, записанное в счетчиках за врем анализа, то в дополнительном счетчике 11 записано число (M-S/}) .From the moment the signal appears at the first output of the control unit 8, the pulses from the generator of 4 pulses arrive at the input of the additional counter 11. At the moment when the next counter overflows, a new signal appears at the output of the element OR 7. The signal is removed. The permissions from the first output of the control unit 8 and the additional counter 11 stop receiving pulses from the pulse generator. Since the additional counter 11 receives the pulses after the passage of M-Syf pulses, where S is the maximum number recorded in the counters during the analysis time and ceases to arrive after the passage of M- $ 2. impulses where Sj. - the second largest number recorded in the counters during the analysis, then in the additional counter 11 a number is written (M-S /}).

Claims

Comparison unit 12 compares the value with a certain predetermined threshold P. If the threshold P is exceeded, then at the output of comparing unit 12 there is a gate signal, according to which the code from memory register 9 goes through the output of read unit 10. This means that as a decision on which signal was transmitted, the signal with the number that is recorded in register 9 is selected. memory In the case of a decision. In addition to the code at the outputs of the J O read block, a signal appears at its first output. This signal is delayed by the delay element 5 at a time until the output of M pulses by the pulse generator is completed, and will reset the counters 2.-

2. If zero was recorded in the memory register (the case of simultaneous overflow of more than one counter 2, -2 |, this means, as well as in the case when threshold P is not exceeded, that no decision has been made and it is necessary to continue the analysis After the passage of M pulses from the generator of k pulses in counters 2.-2 |, the same numbers that were in them before starting the generator of 4 pulses will be recorded, because S + M S, where S is the number recorded in the counter,. After this, a new analysis cycle begins, with the information accumulated on the previous cycle, not is saved, and it is preserved, which allows to significantly reduce the number of cycles compared to the case when the information accumulated earlier is destroyed. Thus, the proposed device has a high noise immunity, adaptive properties and a simple technical implementation. be used in signal search systems both narrowband and wideband (pseudo-random), while many pseudo-random signal searching devices cannot be used to search for narrowband Ignalov. Claims A signal estimator device containing a reference signal generator and combined by the first input of channels, each of which contains a counter, and the outputs of the reference signal generator are connected to second channel inputs, characterized in that, in order to improve noise immunity, pulse iHepaTop, delay element, serially connected encoder, memory register and read unit, as well as serially connected OR element, control unit, additional counter and comparison unit in each channel has a logical block, the first and second inputs of which are the first and second inputs of the channels, respectively, and the outputs of the logic blocks of each channel are connected to the first counting inputs of the counters of the corresponding channel, the second counting inputs of which and the counting input of the additional counter are connected to the output of the pulse generator , to the input of which, to the second input of the control unit and to the installation input of the additional counter, the control output of the reference signal generator is connected, and to the installation input meters of each channel through the cutoff delay element is connected to the output of the readout unit, and the outputs of the counters of each channel are connected to the corresponding inputs of the encoder and the OR element, the second output of the control unit is connected to the sync input of the memory register, and the output of the comparison unit is connected to the gate read block. Sources of information taken into account during the examination 1. USSR author's certificate (f 482303, class N Qi B 1/10, 197 (prototype).

dou / fc

tttl