[go: up one dir, main page]

SU896597A1 - Устройство дл св зи объектов контрол с системой контрол - Google Patents

Устройство дл св зи объектов контрол с системой контрол Download PDF

Info

Publication number
SU896597A1
SU896597A1 SU802910720A SU2910720A SU896597A1 SU 896597 A1 SU896597 A1 SU 896597A1 SU 802910720 A SU802910720 A SU 802910720A SU 2910720 A SU2910720 A SU 2910720A SU 896597 A1 SU896597 A1 SU 896597A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
control
outputs
objects
Prior art date
Application number
SU802910720A
Other languages
English (en)
Inventor
Юрий Николаевич Самарцев
Юлиан Михайлович Туз
Евгений Тимофеевич Володарский
Original Assignee
Киевский Ордена Ленина Политехнический Институт Им.50-Летия Великой Октябрьской Социалистической Революции
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Киевский Ордена Ленина Политехнический Институт Им.50-Летия Великой Октябрьской Социалистической Революции filed Critical Киевский Ордена Ленина Политехнический Институт Им.50-Летия Великой Октябрьской Социалистической Революции
Priority to SU802910720A priority Critical patent/SU896597A1/ru
Application granted granted Critical
Publication of SU896597A1 publication Critical patent/SU896597A1/ru

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Description

Изобретение относитс  к вычислительной и контрольно-измерительной технике и может быть использовано дл  контрол  блоков ЦВМ, больших интегральных схем, вьщающих информацию последовательным -кодом, и других электронных устройств с последовательной проверкой параметров. Известно устройство дл  св зи об ектов контрол  с системой контрол , содержащее регистр св зи, управл емый от блока управлени , блок анали за логических сигналов, св занный с объектами контрол  либо непосредственно , либо через блок преобразователей 1 . Недостатком такого устройства  вл етс  низка  оперативность обнаружени  неисправного блока при одновременном контроле нескольких одинаковых объектов. Наиболее близким к предлагаемому  вл етс  устройство св зи объектов контрол  с системой контрол , содер жащее регистры св зи, счетчик номер отказавшего блока, св занный с блоком индикации и дешифратором, подсо единенным к схеме отключени  неисправного блока контрол , в котором выходные шины всех объектов контр6л  через схему отключени  подсоединены ко входам двух регистров св зи, причем к одному через элемент И, к другому через элемент ИЛИ, а кажда  . выходна  шина дешифратора через схему отключени  подсоединена к соответствующему входу элемента И и входу элемента ИЛИ 2). При серийном выпуске средств вычислительной техники, больших интегреальных схем требуетс  большой объем контрольных операций и расширённый состав контрольного оборудовани . Чтобы сохранить посто нный объем контрольного оборудовани  и повысить производительность процесса контрол ,производ т одновременный контроль нескольких одинаковых объектов контрол . Однако при этом возникает необходимость оперативного обнаружени  неисправного блока.Применение этого устройства дл  св зи объектов контрол  с системой контрол  не позвол ет с высокой степенью достоверности определ ть неисправные объекты при одновременном контроле нескольких одинаковых объектов и существовании неисправностей в нескольких из них.
Цель изобретени  - расширение функциональных возможностей устройства .
Поставленна  цель достигаетс  тем что в устройство дл  св зи объектов контрол  с системой контрол , содержащее первый счетчик, соединенный выходами со входами первого дешифратора , первые элементы ИЛИ и И, по числу объектов контрол , подключенные первыми входами ко входным шинам соответствующих объектов контрол , а выходами - ко входам соответственно второго элемента И и второго элемента ИЛИ, св занных выходами с первыми входами соответственно первого и второго регистров,подключенных вторыми входами к первым выходам блока управлени , а выходами - соответствённо к первыми вторым входам анализатора , соединенного третьим входом со вторым выходом блока управлени , а выходом - со входом блока управлени , подключенного третьим выходом ко входу блока индикации, введены элементы 2И-ИЛИ и третьи элементы И, по числу объектов контрол , -второй счетчик, второй дешифратор, триггер, третий регистр и логический блок прогнозировани , соединенный входами с четвертыми выходами блока управлени , первым выходом - со входом второго счетчика, вторым выходом со входом триггера, а третьим выходом - со входом первого счетчика и с первыми входами третьих элементов И, подключенных вторыми входами к соответствующим выходам первого дешифратора , а выходами - к соответствующим входам третьегорегистра, соединенного пр мыми выходами с первыми входами соответствукндих элементов 2И-ИЛИ, а инверсными выходами - со вторыми входами соответствующих элементов 2И-ИЛИ, подключенных третьими входами - к инверсному выходу триггера, четвертыми входами - к пр мому выходу триггера, а выходами ко вторым входам соответствующих первых элементов ИЛИ и соответствующих элементов НЕ.
На фиг. 1 дана блок-схема устройства; на фиг. 2 - структурна  схема одного из возможных вариантов выполнени  логического блока прогнозировани .
Блок-схема содержит объекты 1 контрол , устройство 2 св зи, систему 3 контрол , блок 4 отключени , первые элементы ИЛИ 5, первые элементы И 6, второй элемент И 7/ второй элемент ИЛИ 8, первый и второй регистры 9 и 10, ансшизатор 11, блок 12 управлени , блок 13 индикации, третий регистр 14, элементы 2И-ИЛИ 15, элементы НЕ 16, третьи элементы И 17, первый дешифратор 18, первый счетчик 19, второй счетчик 20, второй дешифратор 21, триггер 22, логический бло
23 прогнозировани , третий выход 24, второй выход 25, первый выход 26 логического блока 23 прогнозировани , входы блока прогнозировани  27 и 28.
Логический блок прогнозировани  включает два триггера 29 и 30, элементы И 31-36, элементы ИЛИ 37-39 одновибратор 40.
Устройство работает следующим образом .
Дл  отключени  одного из объектов контрол  служит блок 4 отключени  неисправного объекта. При потенциале навыходе к-ого элемента 2И-ИЛИ 15, соответствующем , на к-й вход второго элемента И 7 и на к-й вход второго элемента ИЛИ 8 поступа ют соответственно i и О, что равноценно отключению к-го объекта контрол . При нулевом потенциале на выходе к-ого элемента 15 последовательный код к-го объекта 1 контрол  без искажени  поступает на элементы И 7 и ИЛИ 8. Номер отключаемого объекта определ етс  содержимым третьего регистра 14. и второгчэ счетчика 20. Если на К-м выходе второго дешифратора 21 будет , то на к-м входе схем И 7 и ИЛИ 8 будет соответственно и О, что равноценно отключению к-го объекта контрол . Логический блок прогнозировани  23 построен таким о.бразом, что со входа 28 на выход 24 он пропускает только первый, и третий импульсы относительно синхроимпульса, поступающего с блока 12 управлени  на вход 27, на выход 25 - второй и третий, на выход 26 - третий импульс, генерируемый блоком 12 управлени . Блок 12 управлени  стробирует анализатор 11 и при получении от последнего сигнала Отказ генерирует импульс на вход 28 блока 23.

Claims (2)

  1. В исходном состо нии второй счетчик 20 обнулен, в первый счетчик 19 записана , а третий регистр 14 находитс  в нулевом состо нии. На всех выходах второго дешифратора 21 О , на первом выходе дешифратора 18 - , на оставшихс  выходах О , триггер 22 в нулевом состо нии . При этом сигналы на выходах логических элементов 15 определ ютс  состо нием третьего регистра 14 и соответствуют О , что равноценно тому, что все объекты контрол  подключены к системе контрол . 5 При нормальном функционировании всех контролируемых объектов на входы элементов И 7 и ИЛИ 8 поступают одинаковые га-разр дные кодовые последовательности . Следовательно и регистры 9 и 10 заполн ютс  точно такими же кодалда. В анализаторе 11 коды с регистров 9 и 10 св зи параллельно поразр дно сравниваютс  с хранимым. там эталонным кодом, а так как при 5 исправной работе объектов контрол  анализируемые коды совпадают с эталонными , то анализатор 11 вырабатывает в блок 12 управлени  сигнал Норма, который выдает следующий тест на объект 1 контрол  и новый эталонный код, соответствующий этом тесту, в анализатор 11 и т.д. Неисправность одного из объектов контрол  влечет за собой искажение контролируемой кодовой последовател ности. В общем случае это искажение можно представить как сбой i (замена Ч на О), или сбой ( замера 1 ) в любых разр дах кодовой последовательности . В то же врем  код во втором реги ре 10, сформированный вторым элемен том ИЛИ 8, отличаетс  от неискаженного тем, что имеет в тех раз р дах, что произошли сбои О в искаженном коде. Параллельное поразр дное сравнение в анализаторе 11 кода первого р гистра 9 и эталонного кода позвол ет вы вить все сбои , сравнение ко да второго регистра 10 - все сбои О. При этом анализатор 11 по опросу стробимпульсом из блока 12 управлени  вырабатывает в блок 12 управлени  сигнал Отказ. Пусть имеетс  К объектов контрол  Начало контрол  определ етс  моментом выработки синхроимпульса на вход 27 логического блока 23 прогнозировани  и проходит в несколько тактов Одновременно с синхроимпульсом стробируетс  анализатор 11. Если все объ екты исправны, то анализатор 11 вьща ет в блок 12 управлени  сигнал Нор ма, по которому выдаетс  следующий тест на объект контрол  до тех пор пока все тесты не будут проверены. Если при стробировании анализатора 11 получен результат Отказ означающий, что один из объектов контрол  неисправен, блок 12 управлени  вырабатывает импульс, поступакицпй на вход 28 логического 23 блока и через него на выход 24. Импульс с выхода 24 логического 23 блока про ходит через первый элемент И 17 на установочный вход S-, третьего регист ра 14 и устанавливает первый разр д его в . В первом счетчике 19 код увеличиваетс  на Ч и сдвигаетс  с первого на второй выход дешифратора 18. При этом на выходе первого логического элемента 2И-ИЛИ 15 по вл етс  , что соот ветствует отключению первого объекта 1 контрол . Блок 12 управлени  стробирует анализатор 11. Если при этом получен результат Норма первый объект контрол  неисправен, остальные (к-1) исправны и блок 12 управлени  переходит к следующему этапу испытаний. Если при втором стробировании получен результат OtKa3 - блок 12 управлени  вырабатывает импульс на вход 28 блока 23, который проходит на его выход 25 и устанавливает триггер 22 в единичное состо ние. При этом на выходах элементов 15 будет код обратный предьщущёму, что соответствует отключению всех объектов контрол , кроме первого. Если и при стробировании анализатора 11 получен результат Отказ - первый объект контрол  неисправен, блок 12 управлени  вырабатывает третий импульс на вход 28 логической схемы 23. Если получен результат Норма вый объект исправен, а блок 12 управлени  также вырабатывает третий импульс на вход 28 блока 23. Импульс с выхода 24 проходит через второй элемент И 17 на второй установочный вход 2 регистра 14 и второй разр д регистра устанавливаетс  в , что соответствует отключению второго объекта контрол , а с выхода 25 опрокидывает триггер 22 в нулевое состо ние и с выхода 26 проходит к синхровходу счетчика 20 и записывает в него .. При этом на первом выходе дешифратора 21 поL , котора  вызывает по вл етс  на выходе первого эле вление мента 2И-ИЛИ, что соответствует отключению первого объекта контрол  (происходит отключение проконтролированного объекта). На остальных выходах элементов 15 будет код, соответствующий отключению второго объекта контрол . При этом логический блок 23 переходит в такое состо ние, что первый пришедший на вход 28, импульс воспринимаетс  ею как второй относительно синхроимпульса, т.е. он не-пропускает его на выходы 24 и 26, на выход 25 он проходит. Второй импульс на входе 28 воспринимаетс  блоком 23 как третий относительно синхроимпульса. На этом заканчиваетс  первый такт контрол . Во втором такте второй счетчик 20 и первый счетчик 19 наход тс  в таком состо нии, при котором первый и .второй объекты контрол  отключены. Блок 23 строблрует анализатор 11. Если при этом получен результат Норма второй объект неисправен, а остальные (к-2) исправны, и блок 12 переходит к следующему этапу испытаний. Если получен результат Отказ блок 12 вырабатывает импульс, который со входа 28 проходит на вход 25 (в соответствии с состо нием логического блока 23) и устанавливает триггер 22 в единичное состо ние. В дальнейшем работа устройства аналогична работе в первом такте с омента установки триггера 22 в единичное состо ние и образовани  на выходах элементы 15 кода, обратного предыдущему, за исключением того, что два проконтролированных объекта будут отключены. Последующие такты контрол  повтор ютс  до тех пор, пока все неисправные объекты не будут обнаружены. На этом заканчиваетс  весь цикл контрол . При контроле новых объектов цикл контрол  начинаетс  с обнулени  счетчика 20,. регист 14, триггера 22, занесени  в счетчик 19 , в первом такте вырабатываетс  синхроимпульс на вход 27 схе мы 23. При работе логического блока 23 триггеры 29 и 30 образуют двухразр д ный двоичный счетчик. С приходом син хроимпульса на вход 27 триггеры 29 и 30 устанавливаютс  в нулевое состо  ние. На вы:соде 24 элемента И 34 импульс может по витьс  при состо нии счетчика 00 или 01, на выходе 25 - 01 и на выходе 26 01 . С приходом первого относител но синхроимпульса импульса на вход 28 импульс по вл етс  на выходе 24, с приходом второго - на выходе 25, с приходом третьего - на выходах 242 и одновременно после третьего импульса счетчик через одновибратор 4Q устанавливаетс  в состо ние 01, так что с приходом двух следующих им пульсов на вход 28 импульсы по вл ютс  соответственно на выходах 25, а затем на выходах 24, 25 и 26. Чередующа с  последовательность по вле ни  импульсов на выходах 25, а затем 24, 25 и 26 с приходом импульсов на вход 28 продолжаетс  до по влени  синхроимпульса на выходе 27. Таким образом, использование пред лагаемого устройства дл  св зи объектов контрол  с системой контрол  позвол ет оперативно обнаруживать все неисправные объекты при любом их количестве и наход щихс  в любом сочетании среди всех контролируемых объектов. Это значительно повышает достоверность контрол  за счет исключени  ошибок вида - необнаруженный отказ и расшир ет функциональные возможности устройства. Производительность контрол  повышаетс  при этом ввиду возможности контрол  боль шого количества объектов .с любым соотношением исправных и неисправных ,объектов. Формула изобретени  Устройство дл  св зи объектов кон рол  с системой контрол , содержащее первый счетчик, соединенный выходами со входами первого дешифратора, первые элементы ИЛИ и И, по числу объектов контрол , подключенные первыми входами ко входным шинам соответствующих объектов контрол , а выходами ко входам соответственно второго элемента И и второго элемента ИЛИ, св занных выходами с первыми входами соответственно первого и второго регистров , подключенных вторыми входами к первым выходам блока управлени , а выходами - соответственно к первым и вторым входам анализатора, соединенного третьим входом со вторк выходом блока управлени , а выходом - со входом блока управлени , подключенного третьим выходом ко входу блока индикации , элементы НЕ, св занные выходами со вторыми входами соответствующих первых элементов И, а выходами со вторыми входами соответствующих первых элементов ИЛИ, о т л и ч а ющ е е с   тем, что, с целью расширени  функциональных возможностей устройства , в него введены элементы 2ИИЛИ и третьи элементы И, по числу объектов контрол , второй счетчик, второй дешифратор, триггер, третий регистр и логический блок прогнозировани , соединенный входами с четвертыми выходами блока управлени , перBfciM выходом - со входом второго счетчика , вторым выходом - со входом триггера , а третьим выходом - со входом первого счетчика и с первыми входами третьих элементов И, подключенных вторыми входами к соответствующим вы;Ходам первого дйиифратора, а выходами - к соответствующим входам третьего регистра, соединенного пр мыми выходами с первыми входами соответствующих элементов 2И-ИЛИ, а инверснь1ми выходами - со вторыми входами соответствующих элементов 2И-ИЛИ, подключенных третьими входами - к инверсному выходу триггера, четвертыми входами - к пр мому выходу триггера, а выходами - ко вторым входам соответствующих первых элементов ИЛИ и соответствующих элементов НЕ. Источники информации, прин тые во внимание при экспертизе 1 - Авторское свидетельство СССР № 490128, кл. G 06 F 15/46, 1974.
  2. 2. Авторское свидетельство СССР 451066, кЛ. G 05 В 23/02, 1971 (прототип).
    fffJ
    %/
SU802910720A 1980-04-16 1980-04-16 Устройство дл св зи объектов контрол с системой контрол SU896597A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU802910720A SU896597A1 (ru) 1980-04-16 1980-04-16 Устройство дл св зи объектов контрол с системой контрол

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU802910720A SU896597A1 (ru) 1980-04-16 1980-04-16 Устройство дл св зи объектов контрол с системой контрол

Publications (1)

Publication Number Publication Date
SU896597A1 true SU896597A1 (ru) 1982-01-07

Family

ID=20889966

Family Applications (1)

Application Number Title Priority Date Filing Date
SU802910720A SU896597A1 (ru) 1980-04-16 1980-04-16 Устройство дл св зи объектов контрол с системой контрол

Country Status (1)

Country Link
SU (1) SU896597A1 (ru)

Similar Documents

Publication Publication Date Title
EP0006328B2 (en) System using integrated circuit chips with provision for error detection
US5276690A (en) Apparatus utilizing dual compare logic for self checking of functional redundancy check (FRC) logic
US4059749A (en) Digital monitor
US3843893A (en) Logical synchronization of test instruments
SU896597A1 (ru) Устройство дл св зи объектов контрол с системой контрол
US4852095A (en) Error detection circuit
US4982403A (en) Electrical circuit testing device and circuit comprising the said device
SU1111171A1 (ru) Устройство дл контрол цифровых узлов
SU660053A1 (ru) Устройство дл контрол микропроцессора
SU911532A1 (ru) Устройство дл контрол цифровых узлов
RU1778765C (ru) Устройство дл проверки монтажа
SU1348838A2 (ru) Система дл контрол электронных устройств
SU1709321A2 (ru) Устройство дл контрол устойчивости функционировани программ
SU902018A1 (ru) Устройство дл контрол логических блоков
SU1013956A2 (ru) Устройство дл контрол логических схем
JPS6116092B2 (ru)
SU951313A1 (ru) Устройство дл контрол цифровых объектов
SU519713A1 (ru) Устройство дл контрол цифровых модулей и проверки качества тестов
SU1265993A1 (ru) Распределитель импульсов с контролем
SU1048579A1 (ru) Устройство дл контрол счетчика
SU805321A1 (ru) Устройство дл обнаружени неисправ-НОСТЕй B блОКАХ КОММуТАции цифРОВыХиНТЕгРиРующиХ СТРуКТуР
SU1134940A1 (ru) Устройство дл контрол блоков синхронизации
SU1221653A2 (ru) Пересчетное устройство с контролем
SU781816A1 (ru) Устройство дл поиска кратных неисправностей в однотипных логических блоках
SU1182540A1 (ru) Устройство дл контрол цифровых блоков