SU894719A1 - Цифровой коррел тор - Google Patents

Description

(5) ЦИФРОВОЙ КОРРЕЛЯТОР

I

Изобретение относитс  к вычислительной технике и может быть использована в измерительный технике, а также в системах автоматического управлени  и контрол , примен емых, например, в радио.пока1дии.

Известен цифровой коррел тор, предназначенный дл  вычислени  значений коррел ционной функции исследуемых случайных процессов x(t) и y(t+1;) множительным методом. Коррел тор содержит два аналого-цифровых преобразовател , два входных регистра ,множительное устройство, сумматор произведений, а также входное и выходное запоминающие устройства, входы двух аналого-цифровых преобразователей  вл ютс  входами цифрового коррел тора, а выходы соединены с соответствующими входами двух регистров, выходы регистров подключены к двум входам множительного устройства, выход которого соединен со входом сумматора произведений.

первым входной регистр и сумматор произведений дополнительно св заны с входным и выходным запоминающими устройствами, а выход сумматора произведений  вл етс  выходом цифрового коррел тора l 1.

Недостаток данного коррел тора низкое быстродействие,обусловленное наличием умножител .

Наиболее близким к предлагаемому

10  вл етс  устройство цифровой коррел ции , предназначенное дл  определени  степени св зи между двум  временными р дами цифровых величин, представленных в виде двоичных чисел в

15 нормальной форме. Устройство цифровой коррел ции содержит два запоминающих устройства, два блока выделени  пор дков, два блока хранени  знаков, сумматор пор дков, блок совпадени ,

Claims (2)

1. 20 два накапливающих сумматора положительных и отрицательных величин, два преобразовател  положительных и отрицательных величин в естественную форму, блок обращени  кода, сумматор, цифроаналоговый преобразователь и коррелограф . Недостаток известного устройства цифровой коррел ции - больша  относительна  статистическа  погрешность коррел ционной оценки при ограниченном числе выборок. Цель изобретени  - повышение точности коррел ционной оценки. Поставленна  цель достигаетс  тем, что в цифровой коррел тор, содержащий первый и второй блоки пам ти , входы которых  вл ютс  соответственно первым и вторым входами коррел тора , первые выходы первого и второго блоков пам ти подключены ко входам соответствующих блоков выделе ни  пор дков, выход первого из которых подключен ко входу первого блока пам ти знака, выход второго блока выделени  пор дков соединен с первым входом второго блока пам ти знака, первый выход которого соединен с его BTopbtM входом, первый выход первого блока пам ти знака и второй выход ет рого блока пам ти знака подключены соответственно к первому и второму входам первого блока элементов И, третий вход которого соединен с выходом першого сумматора, входы которого подключены соответственно ко второму выходу первого блока пам ти знака и к третьему выходу второго блока пам ти знака, выходы блока эле ментов И подключены ко входам преобразователей положительных и отрицательных величин в естественную форму соответственно, выходы которых соеди нены с первым и вторым накапливающими сумматорами, выход первого из кот рых подключен к первому входу второг сумматора, второй вход которого подключен к выходу блока обращени  кода вход которого соединен с выходом второго накапливающего сумматора, выход второго сумматора через цифроаналоговый преобразователь соединен со входом блока регистрации, введены три триггера, второй и третий блоки элементов И и блок сложени  мантисс, выход которого подключен к четвертому входу первого блока элементЬв И, входы блока сложени  мантисс соединены соответственно с выходами второ го и. третьего блоков элементов И и третьего триггера, второй выход . первого блока пам ти подключен к первым входам триггеров, третий -вы|Ход первого блока пам ти подключен ко вторым входам первого и третьего триггеров и к первому входу третьего блока элементов И, второй выход второго блока пам ти соединен со вторым входом второго триггера, третьим входом третьего триггера и первым входом второго блока элементов И, второй и третий входы которого подключены соответственно к выходам первого и второго триггеров, второй вход третьего блока элементов И соединен с выходом второго триггера, выходы второго и третьего блоков элементов И подключены соответственно к первому и второму входам блока сложени  мантисс, третий вход которого соединен с выходом третьего триггера. На фиг. 1 приведена схема цифрового коррел тора; на фиг. 2 - схема преобразовател  положительных (отрица Тельных) величин в естественную форму; на фиг. 3 - схема блока обращени  кода. Цифровой коррел тор содержит блок 1 пам ти, блок 2 выделени  пор дков, блок 3 пам ти знака, блок k пам ти, блок 5 выделени  пор дков, блок 6 пам ти знака, сумматор 7 пор дков, блок 8 элементов И, накапливающий сумматор 9 дл  положительных величин , преобразователи 10 и 11 положительных и отрицательных величин в естественную форму, накапливающий сумматор 12 отрицательных величин, блок 13 обращени  кода, сумматор 14, цифроаналоговый преобразователь 15, блок 16 регистрации, три управл ющих триггера 17-19, два блока 20 и 21 элементов И и блок 22 сложени  мантисс . - . Преобразователь положительных (отрицательных) величин в естествен- ; ную форму (фиг. 2) содержит блок 23 цифровой задержки, генератор 24 импульсов Сдвига, реверсивный счетчик 25, блок 2б поразр дного сравнени  двух чисел, регистр 27 сдвига двоичного кода вправо и влево, блок 28 выходных элементов И. Блок 13 обращени  кода (фиг. 3), предназначенный дл  преобразовани  пр мого кода, в обратный, т.е. дл  замены нулей единицами и наоборот, представл ет собой совокупность инверторов 29 число которых равно числу разр дов кода. Коррел тор работает следующим образом. Оцифрованные значени  анализируе мых величин x(iut) и y{iut), представленные в нормальной форме (т.е. с помощью знака, пор дка и мантиссы хран тс  в блоках 1 и 3 пам ти. Зна чени  пор дков (1), ( и ) через блоки 2 и 5 выделени  пор дко и блок 8 элементов И поступают на сумматор 7 пор дков, где и вычисл ет с  пор док произведени , знаки пере множаемых величин (sign , sign Му на блок элементов И, с помощью которого определ етс  знак произведени  Полноразр дные модули мантисс / MX,-/ и |М. через блоки 20 и 21 элемен тов И поступают на блок 22 сложени  мантисс, на котором вычисл етс  приближенна  величина их произведени . Триггеры 17-19 вырабатывают соответственно три управл ющих сигнала q ,, Яр и q Q . Управл ющие сигналы сА. принимают единичные значег: ни  в случае,-если соответствующие вторые старшие разр ды модулей перемножаемых мантисс М V и М у не равны нулю, в противном случае q / 0 и . Управл ющие сигналы q и qn, пос тупающие на управл ющие входы блоков 20 и 21 элементов И, определ ют вели чину т|эебуемого сдвига мантисс М«-соответственно. Кроме того, сигна qа поступает на второй управл ющий вход блока 20 элементов И и указывает на то, в каком коде необходимо выдать остаток модул  мантиссы / чост/ остатком мантиссы здесь понимаетс  полноразр дна  мантисса без учета старшего значащего разр да.В случае / .|. передаетс  через блок 20 элементов И в блок сложени  мантисс в пр мом коде. в обратном коде. Полуа при q ченные таким образом частичные произведени  поступают на блок 22 сложе ни  мантисс, где и формируетс  величина приближенного произведени . Дополнительный управл ющий сигнал q вырабатываетс  управл ющим триггером 19 и принимает единичное значение в случае, когда ни один из сомножителей или /М I не равен нулю. Так как любое двоичное число, не равное нулю, представленное в нормальной форме, всегда име-ет значащий старший разр д мантиссы, то условием выработки сигнала q(,1  вл етс  единичное значение старших разр довдвух сомножителей ( Mvv/ . Управл ющий сигнал q поступает в блок 22 сложени  мантисс и  вл етс  разрешающим дл  формировани  величины приближенного произведени  мантисс. При совпадении знаков сомножителей значени  приближенного произведени  мантисс и их сумма пор дков одновременно поступают через блок совпадени  на вход преобразовател  10 положительных величин в естественную форму, в противном случае приближенное произведение и сумма пор дков поступают на вход преобразовател  11 отрицательных величин в естественную форму. Преобразователь 10 работает следующим образом. С первого выхода блока 8 элементов И двоичный код положительных произведений через выходной регистр последнего поступает на вход преобразовател  10 положительных величин в естественную форму. При этом иеоб-, ходимо отметить, что знак произведени  не поступает на преобразователь, так как он учитываетс  аппаратурно блоком элементов И. Разр ды пор дка двоичного кода  оступают на соответствующие входы двоичного реверсивного счетчика 25, а разр ды мантиссы - на входы регистра 27 сдвига, отведенные дл  дробной части числа. Знак пор дка поступает непосредственно на управл ющий вход регистра сдвига двоичного кода (как управл ющий сигнал, определ ющий направление сдвига) и через блок 23 цифровой задержки - на вход генератора 2 импульса сдвига (как управл ющий сигнал запуска последнего). Врем  зaдepжкиCTjJJ J) блока 23 определ етс  максимальным временем срабатывани  уши двоичного реверсивного счетчика 25 или регистра 2 сдвига двоичного кода.Импульс знака пор дка через Ti запускает генератор 2 импульса сдвига, который в зависимости от знака пор дка выдает рибавл емые (+) или вычитаемые (-) игналы на соответствующие входы воичного реверсивного счетчика и дновременно с этим вырабатывает мпульсы сдвига, поступающие на ход регистра сдвига. В двоичном реверсивном счетчике 5 производитс  последовательное меньшение (увеличение) предварительо занесенного в него кода пор дка. Выход двоичного реверсивного счётчи ка подключен к одному из входов схе мы поразр дного сравнени , на друго вход .которого поступает нулевой код, что эквивалентно подаче нулевого потенциала. В момент поразр дного совпадени  нулевого кода с кодом реверсивного счетчика (иначе, в момент обнулени  реверсивного счетчика), схеча поразр дного сравнений вырабатывает управл ющий сигнал Ч ыд в набор выходных элементов И. Последний предназначен дл  выдачи преобразованного кода произведени  из нормальной формы в ,естественную под действием Чт,)л в накапливающий сумматор 9 положи- , тельных величин. На этом цикл перевода положитель ной величины произведени  из нормал ной формы в естественную заканчиваетс . По структуре и работе преобразователь 11 совпадает с преобразовате лем 10, но его вход соединен со вторым входом блока 8 элементов И. С помощью преобразователей 10 и 11 осуществл етс  перевод вычисли тельных произведений из нормальной формы в естественную и передача их в соответствующие накапливающие сум маторы. Затем тактовым импульсом блока 1 пам ти, осуществл ющим выборку следующего сомножител , произ водитс  обнуление триггеров 17-19, и устройство готово к обработке следующей пары сомножителей. После определени  произведений всех сомножителей и их соответству щего накоплени  суммарна  величина положительных величин непосредствен но, а отрицательных через блок 13 о ращени  кода поступают на входы сум матора It. На последнем формируетс  окончательна  оценка значени  кор|рел ционной функции R(k), котора  после цифроаналогового преобразовател  15 отмечаетс  на ленте корре Лографа блока 16 регистрации. Следующее значение оценки коррел ционной функции определ етс  после осуществлени  требуемого сдвига k одной входной величины относительно друго Данный сдвиг производитс  с помощью цёШТ обратной св зи, имеющейс  в блоке 6 пам ти знака. В дальнейшем работа цифрового Коррел тора протекает аналогично и на его выходе фор мируетс  приближенна  оценка коррел 8 Гионной функции R(k), вычисленна  огласно выражению 4t)-.(M .K) i ,.,nxi -nni4.)gryi Mx sig-nMv Ki, (.4)ocT у. 5/gUk) V Методами математического моделировани  получены коррел ционные оценки , вычисленные с помощью известного и предлагаемого цифровых коррел торов дл  -различных входных сигналов. В частности получены значени  коррел ционных функций (нормированные и ненормированные) дл  детерминированного сигнала синусоидальной формы, а также дл  случайных процессов экспоненциальными и экспоненциальнокосинусными коррел ционными функци ми . Сравнительный анализ результатов моделировани  показывает, что точность коррел ционной оценки дл  анализируемых сигналов, вычисленна , предлагаемым цифровым коррел тором, увеличиваетс  в 1,3-1, раза по сравнению с известным. Така  точность позвол ет использовать предлагаемый цифровой коррел тор, например, в системах автоматического управлени  радиолокационных устройств. В виду того, что в предлагаемом коррел торе операци  приближенного умножени  выполн етс , в основном, за один шаг суммировани , а разр дность мантисс анализируемых сигналов выбираетс  равной разр дности пор дков , то введение дополнительных блоков практически не приводит к снижению быстродействи . Проведенные расчеты показывают, что увеличение .точности коррел ционной оценки пред (лагаемым. цифровым коррел тором обеспечиваетс  за счет увеличени  объема оборудовани  в среднем на 9,6. Таким образом, предлагаемый цифровой коррел тор способен обеспечить более высокую точность коррел ционной оценки, чем известный, практически без снижени  его быстродействи  и существенного увеличени  объема оборудовани . Формула изобретени  Цифровой коррел тор, содержащий первый и второй блоки пам ти, входы которых  вл ютс  соответственно первым и вторым входами коррел тора, первые выходы первого и второго блоков пам ти подключены ко входам соответствующих блоков выделени  пор дков , выход первого из которых подключен ко входу первого блока пам ти знака, выход второго блока выде лени  пор дков соединен с первым входом второго блока пам ти знака, первый выход которого соединен с его вторым входом, первый выход первого блока пам ти знака и второй выход второго блока пам ти знака под ключены соответственно к первому и второму входам первого блока элементов И, третий вход которого соединен с выходом первого сумматора, вхо ды которого подключены соответственно ко второму выходу первого блока пам ти знака и к третьему выходу второго блока пам ти знака, выходы блока элементов И подключены ко входам преобразователей положительных .и отрицательных величин в естественную . форму соответственно, выходы которых соединены со входами соответственно первого и второго накапливающих сумматоров, выход первого из которых подключен к первому входу второго сумматора, второй вход которого подключен к выходу блока обращени  кода вход которого соединен с выходом второго накапливающего сумматора, выход второго сумматора через цифроаналоговый преобразователь соединен 1910 со входом блока регистрации корреЛ  тора, отличающийс  тем, что, с целью повышени  точности, в него введены три триггера, второй и третий блоки элементов И и блок сложени  мантисс, выход которого подключен к четвертому входу первого блока элементов И, входы блока сложени  мантисс соединены соответственно с выходами второго и третьего блоков элементов И и третьего триггера, второй выход первого блока пам ти подключен к первым входам триггеров, третий выход первого блока пам ти подключен ко вторым входам первого и третьего триггеров и к первому входу третьего блока элементов И, второй выход второго блока пам ти соединен со вторым входом второго триггера, третьим входом третьего триггера и первым входом второго блока элементов И, второй и третий входы которого подключены соответственно к выходам первого и второго триггеров, второй вход третьего блока элементов И соединен с выходом второго триггера, выходы второго .и третьего блоков элементов И подключены соответственно к первому и второму входам блока сложени  мантисс, третий вход которого соединен с выходом третьего триггера. Источники информации, прин тые во внимание при экспертизе 1.Грибанов Ю.И. и др. Автоматические цифровые коррел торы. М., Энерги , 1971, с. 153.
2. 2.Патент США If 3863058, Нки 235 152, опубл. 1970-(прототип J,

   г./

   дхаЗ