SU883894A1 - Многофункциональный логический модуль - Google Patents
Многофункциональный логический модуль Download PDFInfo
- Publication number
- SU883894A1 SU883894A1 SU802891444A SU2891444A SU883894A1 SU 883894 A1 SU883894 A1 SU 883894A1 SU 802891444 A SU802891444 A SU 802891444A SU 2891444 A SU2891444 A SU 2891444A SU 883894 A1 SU883894 A1 SU 883894A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- elements
- module
- equivalence
- group
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Description
(54) МНОГОФУНКЦИОНАЛЬНЫЙ ЛОГИЧЕСКИЙ МОДУЛЬ
1
Устройство относитс к автоматике и вычислительной технике и предназначено дл получени структур многофункциональных логических модулей , реализующих произвольные функциональные зависимости трех переменных .
Известен многофункциональный логический модуль, реализующий различные функции двух и более переменных l.
Недостатком модул вл етс то,что он имеет сложную конструкцию и ориентирован на выполнение либо всех логических функций от заданного количества переменных, либо заданных классов (типов) логических функций. Последнее определ ет тот факт, что при практическом использовании модул дл синтеза многофункциональных автоматов с пам тью, требуетс использование многофункциональных модулей , реализующих все логические функции от входных переменных (универсальных модулей, так как функциональные требовани к последним могут быть весьма разнообразными.
Наиболее близким по функциональной сущности к предлагаемому изобретению вл етс многофункциональный логический модуль, реализующий логические функции двух и более переменных и содержащий две схемы равнозначности Г2 3.
Однако на основе данного модул невозможно получить экономичной схемы , реализующей любую совокупность логических функций трех переменных.
Цель изобретени - расширение функциональных возможностей за счет увеличени количества реализуемых логических функций.
Поставленна цель достигаетс тем, что многофункциональный логический модуль, содержащий первую группу злементов равнозначности и первый элемент И, причем первые входы элементов равнозначности первой группы 3 подключены соответственно к информа циониьш входам модул , вторые входы элементов равнозначности первой группы подключены к первой группе настроечных входов модул соответственно , а выходы элементов равнозначности первой группы подключены ко входам первого элемента И соответственно- , в негр введены втора группа элементов равнозначности, второй элемент И, элемент ИЛИ и выходной элемент равнозначности, причем первые входы элементов равнозначности второй группы подключены соответственно к информационным вхо дам модул соответственно, вторые входы элементов равнозначности второй группы подключены ко второй группе настроечных входов модул соответственно, а выходы элементов равнозначности второй группы подключены ко входам второго элемента И соответственно выходы элементов И подключены соответственно ко вход элемента ИЛИ, выход которого подключен к первому входу выходного элемента равноэначиости, второй вход которого подключен к управл ющ му входу модул , а выход - подключе к выходу модул . На фиг.1 представлена функционал на схема модул ; на фиг.2 - схема реализующа функцию СУММЫ; на фиг.З схема модул после оптимизации. Схема модул содержит входы информации 1-3, настроечные входы 4элементы 11-16 равнозначности,элементы И 17 и 18, элемент ИЛИ 19, эл мент 20 равнозначности и выход 21 модул . Входы 1-3 информации подключены к элементам 11,14; 12,15; 13,16 рав нозначности соответственно, вторые входы элементов II -16 равнозначное ти подключены к настроечным входам 4-9, выходы элементов 11-13 и 14-16 подключены соответственно через эле менты И 17-18 к элементу ИЛИ 19, выход которого через элемент 20 равнозначности подключен к выходу модул , а второй вход подключен к настроечному входу 10. Модуль такой структуры описывает с выражением f (Х,Хз)(Л,и.)Л R(X.,Oj), ,й где f ( - логическа функци реааизуема модулем при конкретном наборе сигналов настройки ; R - функци равнозначности и позвол ет при условии и,(,т),,,х,,, а также при условии ,-1,Х,Х,, Д.Х,,; реализовать произвольную логическую функцию трех переменных. Значени сигналов при реализации некоторых логических функций представлены в таблице. Модуль функционирует следуюгцим образом. Дл получени схемы устройства, реализующего произвольную функцию зависимость трех переменных, определ ютс соответствующие сигналы оптймизации U (i 1,7) ,относ щиес к множеству J. е (о,, , i. э} ) которые подаютс на входы оптимизации . На основании услови функционировани элемента равнозначности R (А,В) -А, осуществл етс оптимизаци схемы модул . Например, на основе модул требуетс построить схему, реализующую функцию суммы . На основании выражени (1) опреU; дл данной функдел ем сигналы ции VЬ ,. Использу услови оптимизации (2) дл данных U получим схему, реализующую функцию суммы (фиг.2). Анапогичным образом определ етс схема,реализующа произвольную логическую функцию трех переменных. Дл построени схемы, реализующей произвольную совокупность логических функций трех переменных, определ етс множество сигналов оптимизации дл каждой функции и среди них находитс множества сигналов,отличающих-с между собой как можно меньшим количеством конкретных значений.Далее структура модул оптимизируетс в соответствии с условием (2).Входы модул , на которых сигналы оптимизации принимают различные значени 5 дл заданных функций списка, при э принимаютс как настроечные. Например, при реализации логиче ких функций ( , На входы настройки 4-10 подают соответственно следующие наборы си налов : -и и,1; , и Х -, /5 , , и , .,-, -ц,,,Хз, При этом, структура модул после оптимизации имеет вид (фиг.З. Аналогично дл произвольной совокупности логических функций трех переменных. Таким образом, предлагаемый модуль реализует все логические функции трех переменных и позвол ет на сваей основе реализовать многофункциональную схему, реализующую произвольные функциональные зависимости. При этом, модуль отличаетс конструктивной однородностью и простотой ,имеет высокое быстродействие, позвол ет просто и быстро получить моно- и многофункциональные схемы заданной функциональности, которые отличаютс простотой, на основе данного модул просто решаетс задача автоматизации проектировани комбинационных устройств ЭВМ. Применение предлагаемого модул дл построени комбинационных частей и других цифровых средств обработки информации позвол ет существенно. упростить этап проектировани , сократить врем и типовой состав используемой элементной базы.
Claims (1)
- Формула изобретенияМногофункциональный логический модуль, содержащий первую группу элементов равнозначности й первый элемент И, причем первые входы элементов равнозначности первой группы подключены соответственно к информационным входам модуля, вторые входы элементов равнозначности первой группы подключены к первой, группе 'настроечных входов модуля соответственно, а выходы элементов равнозначности первой группы подключены ко входам первого элемента И соответственно, отличающийся тем, что, с целью расширения функциональных возможностей за счет увеличения количества реализуемых логических функций, в него введены вторая группа элементов равнозначности! второй элемент И, элемент ИЛИ и выходной элемент равнозначности,причем первые входы элементов равнозначности второй группы подключены соответственно к информационным входам модуля соответственно, вторые входы элементов равнознач5 ности второй группы подключены ко второй группе настроечных входов модуля соответственно, а выходы элементов равнозначности второй группы подключены ко входам второго элемента И соответственно, выходы элементов И подключены ко входам элемента ИЛИ соответственно, выход которого подключен к первому входу выходного элемента равнозначности, второй вход которого подключен к управляющему входу модуля, а выход - подключен к выходу модуля.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802891444A SU883894A1 (ru) | 1980-03-06 | 1980-03-06 | Многофункциональный логический модуль |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802891444A SU883894A1 (ru) | 1980-03-06 | 1980-03-06 | Многофункциональный логический модуль |
Publications (1)
Publication Number | Publication Date |
---|---|
SU883894A1 true SU883894A1 (ru) | 1981-11-23 |
Family
ID=20881594
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU802891444A SU883894A1 (ru) | 1980-03-06 | 1980-03-06 | Многофункциональный логический модуль |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU883894A1 (ru) |
-
1980
- 1980-03-06 SU SU802891444A patent/SU883894A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4233524A (en) | Multi-function logic circuit | |
US5302866A (en) | Input circuit block and method for PLDs with register clock enable selection | |
US4383304A (en) | Programmable bit shift circuit | |
KR100192068B1 (ko) | 반도체 집적회로 장치 | |
EP0468669B1 (en) | Optical shift register | |
US4876704A (en) | Logic integrated circuit for scan path system | |
US3978413A (en) | Modulus counter circuit utilizing serial access | |
US3381232A (en) | Gated latch | |
SU883894A1 (ru) | Многофункциональный логический модуль | |
JPS60217729A (ja) | 論理デ−タ伝送バスの予負荷回路 | |
US4912666A (en) | Pseudo-random noise code generating circuit | |
US4851716A (en) | Single plane dynamic decoder | |
US4798980A (en) | Booth's conversion circuit | |
US3596108A (en) | Fet logic gate circuits | |
SU1100618A1 (ru) | Многофункциональное устройство | |
SU1128253A1 (ru) | Устройство дл формировани адресов регистровой пам ти | |
SU1487024A1 (ru) | Устройство для вычисления симметрических булевых функций | |
US6204685B1 (en) | Dual-function method and circuit for programmable device | |
SU915073A1 (ru) | Многофункциональный логический модуль | |
SU1167601A1 (ru) | Многофункциональный логический модуль | |
US4621370A (en) | Binary synchronous count and clear bit-slice module | |
SU1587486A1 (ru) | Устройство дл вычислени симметрических булевых функций | |
SU1282219A1 (ru) | Программируемое запоминающее устройство | |
SU962917A1 (ru) | Универсальный логический модуль | |
SU1411732A1 (ru) | Ячейка однородной структуры |