Устройство относитс к дискретной технике св зи, в частности к устройствам ввода двоичной информации. Известно устройство дл ввода информации fi . Однако это устройство имеет низкую достоверность ввода. Наиболее близким к предлагаемому по технической сущности вл етс устройство дл ввода информации, содержащее блок считывани , усилитель, блок совпадени , блок пам ти, блок вырабатывани пачки импульсов, блок выборки импульсов и блок управлени , и основано на сравнении вводимой и эталонной информации с целью исключени ошибок ввода 2. Недостатком устройства вл етс низка достоверность ввода информации так как при наличии тождественных ошибок как в эталонной, так и в вводимой информации ошибочный символ будет вве ден. Кроме того, при обнаружении ошибки необходимо либо остановить ввод информации, либо стереть ошибочный символ, что ведет к уменьшению скорости ввода или частичной потере информации . Цель изобретени - повышение надежности устройства. Поставленна цель достигаетс тем, что в устройство дл ввода информации, содержащее первый блок считывани , блок совпадени , блок синхронизации, и первый блок пам ти, входы которохо соединены с одними входами блока совпадени и выходами первого блока считывани , входы которого вл ютс первыми входами устройства, выход блока синхронизации соединен со входами синхронизации первого блока считывани , и первого блока пам ти, введены второй блок считывани , второй блок пам ти , первый и второй дешифраторы , первый и второй элементы запрета и блок элементов ИЛИ, выходы котори о вл ютс выходами устройства, входы второго блока считывани йвл ют38 с вторыми входами устройства, а выходы соединены с входами второго дешифратора , второго блока пам ти и други ми входами блоки совпадени , выход которого соединен с первыми входами первого и второго элементов запрета, выходы которых соединены с входами первого и второго блоков пам ти соответственно , выходы которых соединены с входами блока элементов ИЛИ, аходы первого дешифратора соединены с входами первого блока пам ти, выходы первого и второго дешифраторов соединены с вторыми входами первого и второго элементов запрета соответственно, выход блока синхронизации соединен с. входами синхронизации второго блока считывани , второго блока пам ти и пер вого и второго дешифраторов. На чертеже представлена структурна схема предлагаемого устройства. Устройство содержит первый блок 1 считывани , блок 2 синхронизации, второй блок 3 считывани , блок 4 совпадени , первый дешифратор 5, второй дешиф ратор 6, первый блок 7 пам ти, первый элемент 8 запрета, второй элемент 9 запрета, второй блок JO пам ти и блок 11 элементов ИЛИ. Устройство работает следукгарм образом . Повьшение наде сности ввода информации достигаетс путем дополнительной проверки вводимой информации по кодовому признаку (четности, нечетности, веса и т.д.) вводимых .идентичных потоков информации -и.,промежуточнь1м хранением идентичности пакетов символов информации со стиранием пакета информации , в котором обнаружен вводимый символ с ошибкой. В случае, когда при вводе в-,иденти ных, потоках двоичной информации симво лы тождественны, и они представл ют собой кодовые последовательности выбранного кода сообщени , т. е, когда в из них отсутствует ошибка, сигналы Ошибка с выхода блока 4 совпадени и с выходов дешифраторов 5 и 6 отсутствуют, поэтому о выходов ; элементов 8 и 9 запрета на управл ющие входы блоков 7 и 10 пам ти не поступа т сигналы на стирание символов. С приходом с блока 2 с 1нхронизации на управл ющие входы блоков 7 и 10 па м ти тактовых импульсов ЛТИ) символы поступающих двух потоков идентичной и тождественной информации поступ т на блок 11 элементов ИЛИ. Тогда на выходах блока 11 элементов ИЛИ будет один поток информации, в символах которого будут отсутствовать опЫбки. В случае наличии ошибки в символах только одного из потоков информации, например, поступающего с блока 1 считьшани , ошибочный символ обнаружитс при его посимвольном сравнении в блоке 4 совпадени . Кроме того, ошибочные символы будут обнаружены дешифратором 5. На входы элемента 8 запрета поступ т одновременно с выходов блока 4 совпадени и дешифратора 5 сигналы Ошибка. С выхода элемента 8 запрета на управл ющий вход блока 7 пам ти поступает сигнал на стирание символов с ошибкой, запоминание которых осуществлено. Тогда информационные символы с блока 7 пам ти при приходе тактовых импульсов с блока 2 синхронизации не будут поступать на входы блока 11 элементов ИЛИ, но на другие его входы Ьудут поступать идентичные символы с выхода блока 3 считывани , поскольку в них отсутствзпот ошибки. Таким образом, на выходе блока 11 элементов ИЛИ получаетс непрерывный поток вводамой информации, в символах которого отсутствуют ошибки. Если ошибки наход тс как на выходах блока 1 считывани , так и на выходах блока 3 считывани , но вид ошибки при проверке идентичных символов данных потоков не тождественен, то тогда процесс формировани потока информации, в символах которого отсутствуют ошибки , осуществл етс следуюв1им образом. При обнаружении.ошибок в символе потока информации либо с выходов блока 1 считывани , либо блока 3 считывани с помощью блока 4 совпадени и дешифраторов 5 и 6, с выходов либо элемента 8 запрета, либо элемента 9 запрета на управл к цие входы блоков 7 и 10 пам ти поступит сигнал Ошибка и оймбочный символ будет стерт. Тогда символы, в которых нет ошибки , с выходов блоков 7 и 10 пам ти при поступлении на их входы синхроимпульсов (ТИ) с блока 2 синхронизации поступ т на входы блока 11 элементов ИЛИ. Таким образом, с выхода блока 11 элементов ИЛИ в данном случае получаем . непрерывный поток информации, в символах которого отсутствуют ошибки. В случае, когда в потоках информации с выходов блока 1 считывани и выxpjD ,OB блока 3 считывани имеютс идентичные символы с тождественным видом ошибки, процесс формировани вводимого потока информации,, в символах кото рого отсутствуют ошибки, осуществл ет с следующим образом. При поступлении данных символов с выходов блоков 1 и 3 считывани , на входы блока 4 совпадени их посимволь ное сравнение не позволит обнаружить опгабочный символ в потоках информации Однако при поступлении идентичш 1х символов с выходов блоков 1 и 3 считы вани , на входы дешифраторов 5 и.6-их .проверка по признаку корректирующего кода, в котором представлены символы потоков, позволит обнаружить ошибку в данных символах. Тогда с выходов элементов 8 и 9 запрета поступ т сигналы Ошибка на стирание данных символов, записанных в блоках 7 и 10 пам ти. Поэтому при поступлении тактовьпс импульсов с блока 2 синхронизации и с выходов блоков 7 и 10 пам ти данные символы не поступ т на входы блока элементов ИЛИ. Таким образом, с выходов элемента ИЛИ получаем поток информации, в символах которого отсутствуют ошибки, а вместо идентичных символов с тождестЬенной ошибкой выдаетс символ с нуле выми кодовыми посыпками. Рассмотренные случаи наличи ошибо во вводимых символах потоков информации h их исправлени показывают, что при использовании предлагаемого устро ства можно полностью исключить ввод ошибочных символов. Кроме того, как следует из опи ,санного алгоритма работы устройства, дл исправлени ошибок не требуетс остановки устройства ввода,-что позвол ет значительно повысить скорость ввода информации. Формула изобретени Устройство дл ввода информации, содержащее первый блок считывани , . блок совпадени , блок синхронизации и первый блок пам ти, входы которого соединены с одними входами блока совпадени и выходами первого блока считывани , входы которого вл ютс первыми входами устройства, выход блока синхронизации соединен с входами синхронизации первого блока считывани и первого блока пам ти, отличающеес тем, что, с целью повышени надежности устройстваj в него введены второй блок считывани в,торой блок пам ти, первый и второй дешифраторы , первый и второй элементы запрета и блок элементов ИЛИ, выходы которого вл ютс выходами устройства, входы втррого блока считывани вл ютс вторыми входами устройства, а выходы соединены с входами второго дешифратора , второго блока пам ти и другими входами блока совпадени , выход которого соединен с первыми входами первого и второго элементов запрета, выходы которых соединены с входами первого и второго блоков пам ти соответственно , выходы которых соединены с входами блока элементов ИЛИ, входы первого дешифратора соединены с входами первого блока пам ти, выходы первого и второгодешифраторов .соединены с вторыми входами первого и второго элементов запрета соответственно, выход блока синхронизации соединен с входами синхронизации второго блока считывани , второго блока пам ти и первого и второго дешифраторов. Источники информации , прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 146338,. кл. 21 а 50, 1962.