[go: up one dir, main page]

SU847505A1 - Multiplier-normalizer of prequency signals - Google Patents

Multiplier-normalizer of prequency signals Download PDF

Info

Publication number
SU847505A1
SU847505A1 SU792723009A SU2723009A SU847505A1 SU 847505 A1 SU847505 A1 SU 847505A1 SU 792723009 A SU792723009 A SU 792723009A SU 2723009 A SU2723009 A SU 2723009A SU 847505 A1 SU847505 A1 SU 847505A1
Authority
SU
USSR - Soviet Union
Prior art keywords
frequency
counter
period
output
pulse
Prior art date
Application number
SU792723009A
Other languages
Russian (ru)
Inventor
Роман Михайлович Гайдучок
Николай Владимирович Кирианаки
Степан Семенович Кочеркевич
Original Assignee
Предприятие П/Я В-8751
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-8751 filed Critical Предприятие П/Я В-8751
Priority to SU792723009A priority Critical patent/SU847505A1/en
Application granted granted Critical
Publication of SU847505A1 publication Critical patent/SU847505A1/en

Links

Landscapes

  • Measuring Frequencies, Analyzing Spectra (AREA)

Description

(54) УМНОЖИТЕЛЬ-НОРМАЛИЗАТОР ЧАСТОТНЫХ СИГНАЛОВ(54) MULTIPLYING NORMALIZER OF FREQUENCY SIGNALS

1one

Изобретение относитс  к измерительной технике и, в частности, может найти применение в информационно-измерительных (ИИС) и управл ющих системах, где требуетс  нормализаци  частотных сигналов и уплотнение информации.The invention relates to a measurement technique and, in particular, can be used in information and measurement (IMS) and control systems, where normalization of frequency signals and compaction of information is required.

Известен умножитель-нормализатор частоты , построенный на принципе уравновешивающего преобразовани  и содержащий преобразователь , фазовый детектор, подключенный ко входу устройства, выходами подключенные к устройству сравнени , выход которого подключен ко входу управл емого генератора , выход которого подключен к делителю частоты и. вл етс  выходом устройства, а выход делител  подключен ко входу фазового детектора 1.A frequency multiplier multiplier is known, based on the principle of balancing conversion and containing a converter, a phase detector connected to the device input, outputs connected to a comparison device, the output of which is connected to the input of the controlled oscillator, the output of which is connected to the frequency divider and. is the output of the device, and the output of the divider is connected to the input of the phase detector 1.

Однако такому умножителю присущи больща  динамическа  погрещность и ограниченный коэффициент умножени , а также диапазон умножаемых частот.However, such a multiplier has a large dynamic gap and a limited multiplication factor, as well as a range of multiplied frequencies.

Наиболее близким к изобретению  вл етс  умножитель-нормализатор, построенный на принципе пр мого преобразовани , который заключаетс  в том, что величина периода Т каждый раз преобразуетс  в код NT, а код Ny, в свою очередь, преобразуетс The closest to the invention is a multiplier-normalizer, built on the principle of direct conversion, which is that the magnitude of the period T is each time converted to NT code, and the code Ny, in turn, converts

в умноженную частоту fgy. Такой умножитель-нормализатор частоты сигналов содержит генератор тактовой частоты, выход которого подключен одновременно к счетным входам измерител  периода и преобразовател  период-частота, информационные входы о величине периода которого подключены к соответствующим выходам измерител  периода, а выход преобразовател  подключен к счетному входу выходного триггера 2, Недостатки известного умножител  заключаютс  в сложности, а также в низком быстродействии.to the multiplied frequency fgy. Such a multiplier-normalizer frequency signals contains a clock frequency generator, the output of which is connected simultaneously to the counting inputs of the period meter and the period-frequency converter, the information inputs about the magnitude of the period are connected to the corresponding outputs of the period meter, and the converter output is connected to the counting input of the output trigger 2, The disadvantages of the known multiplier are the difficulty as well as the low speed.

Цель изобретени  - повышение быстродействи  и упрощение.The purpose of the invention is to increase speed and simplify.

Поставленна  цель достигаетс  тем, что в умножитель-нормализатор частотных сигналов, содержащий генератор тактовых импульсов , выход которого соединен с первыми входами измерител  периода сигнала и преобразовател  период-частота, вторые входы которых соединены с входной щи ной,The goal is achieved by the fact that the multiplier-normalizer of frequency signals, containing a clock pulse generator, the output of which is connected to the first inputs of the signal period meter and the period-frequency converter, the second inputs of which are connected to the input

Claims (2)

JJJ причем первые выходы измерител  периода сигнала поразр дно соединены с соответствующими входами преобразовател  период-частота , выход которого соединен с S-входом RS-триггера, выход которого соелин (-Н с выходной шиной, введен преобразователь номер предела -- интервал времени, состо ший из последовательно поразр дно включенных запоминающего регистра, входы разр дов которого соединены поразр дно со вторыми разр дными выходами измерител  периода, блока переписи, вычитаюпхего счетчика и блока определени  нулевого состо ни , выход которого соединен с R-BXOдом RS-триггера, выход которого соединен со входом блокировки вычитающего счетчика , информационный вход которого соединен с выходом генератора тактовых импульсов, причем входы блока переписи и запоминающего регистра подключены соответственно к S-входу RS-триггера и входной шине. На чертеже представлена структурна  схема умножител -нормализатора. Умножитель-нормализатор содержит генератор 1 тактовых импульсов, измеритель 2 периода сигнала, преобразователь 3 периодчастота , преобразователь 4 номер предела - интервал времени, RS-триггер 5. Измеритель 2 периода состоит из регистра 6 сдвига, делител  7, частоты, коммутатора 8, блока 9 записи, счетчика 10, блокг 11 определени  состо ни  в счетчике 10. Преобразователь 3 период-частота содержит запоминающий регистр 12, блок 13 перезаписи , вычитающий счетчик 14, блок 15 определени  нулевого состо ни  счетчика 14, элементы И 16 и 17, триггеры 18 и 19 и формирователь 20. Преобразователь 4 номер предела - интервал времени состоит из запоминающего регистра 21, блока 22 перезаписи вычитающего счетчика 23, блока 24 определени  нулевого состо ни  счетчика 23. Умножитель работает следующим образом . По сигналу «Пуск формирователь 20 вырабатывает импульс и происходит установка триггеров 18 и 19 в состо ние «О, элемент И 16 открываетс  и пропускает на вход Т триггера 18 первый (после импульса «Пуск) импульс входной частоты f. Второй импульс частоты fgx перебрасывает триггер 19 в состо ние «1, что приводит к запиранию элемента И 16 и открыванию элемента И 17 дл  прохождени  через него импульсов из преобразовател  3 на вход преобразовател  4 и триггера 5. Это обеспечивает выдачу информации устройством толь ко по определении периода входного сигнала . Подготовительна  работа остальных элементов до, начала выдачи информации происходит следующим образом. Первый импульс производит сброс счетчика 10 и после этого начинаетс  процесс измерени  периода: частоты fgx путем подсчета импульсов частоты fo, полученной из коммутатора 8. Коммутатор 8 сигнальными входами подключен к делителю 7 частоты, на выходах которого образуетс  р д частот fo;2fo/4fo/6fo/i6 fo/i п 1,2,3,..., и выходна  частота его определ етс  состо нием регистра 6 сдвига. Так как в начальный момент регистр 6 сдвига находитс  в состо нии «1 на выходе первой  чейки, счита  со входа, то в коммутаторе 8 оказываетс  включенным канал из первого выхода делител  7 частоты со значением частоты fo/2., где fo - частота генератора 1. Если теперь период частоты еще не закончилс  (не по вилс  второй импульс fg), а счетчик 10, заполн  сь частотой 1о/2. достигает состо ни  N,,,j, которое фиксируетс  блоком 11, то импульс из него происходит через блок 9 записи сброс счетчика 10 в состо ние и переключение коммутатора 8 на выходную частоту fo/i/ путем сдвига «1 влево на один разр д в регистре 6. Если же вновь происходит заполнение счетчика 10 до состо ни  N„«41, то происходит сброс его в состо ние , сдвиг «1 в регистре 6 влево в третий разр д и соответственно переключение крммутатора 8 на частоту fo/a- Допустим, через некоторое врем  после этого по вл етс  второй импульс fgj(, т. е. заканчиваетс  первый период, величина которого NT измер етс  счетчиком 10, а диапазон Nn, на котором происходит это измерение, фиксируетс  регистром 6. Поэтому вторым импульсом fgy произойдет сначала перезапись состо ни  NT счетчика 10 (величина периода ) в регистр 12 и состо ни  регистра 6 N в запоминающий регистр 21 и последующий сброс счетчика 10 и регистра 6. После сброса вновь начинаетс  процесс измерени  второго периода в измерителе 2 периода, как и в первом периоде, т. е. автоматически происходит выбор предела и измерени  периода входного сигнала. Преобразователь номер предела - интервал времени 4 хранит уже в запоминающем регистре 21 номер предела Nn, однако дальнейша  его работа может начатьс  толь ко с по влением первого импульса с выхода элемента И 17 (работа вычитающего счетчика 23 заблокирована триггером 5). Работа счетчика 14 не блокируетс  и его полна  емкость посто нно считываетс  частотой fi,) от генератора 1, и с выхода блока 15 определени  нулевого состо ни  счетчика 14 импульсы циклически подаютс  на элемент И 17 (он закрыт до по влени  второго импульса fj,x) и на блок 13 перезаписи. Элемент И 17 фактически открываетс  тогда, когда в запоминающем регистре 12 записан код N.r периода, а в запоминающем регистре 21 - код предела Np. Через открытый элемент И 17 проходит импульс с блока 15 на бло 22 переписи и на S-вход триггера 5, он же производит перезапись состо ни  NT регистра 12 через блок 13 в вычитающий счетчик 14. В блоке 22 происходит перезапись состо ни  регистра 21 N в вычитающий счетчик 23, а также осуществл етс  переброс триггера 5, который тут же разблокирует счетчик 23 своим выходом. В счетчике 23 начинаетс  процесс вычитани  объема М, длительность этого вычитани  определ етс  величиной Nn- Как только в счетчике 23 по витс  «О, это фиксирует блок 24 и выдает на R-вход триггера 5 импульс, который перебрасывает его и происходит блокировка счетчика 23. Длительность импульса с выхода триггера 5 однозначно характеризует номер периода Nf,, так как определ етс  временем вычитани  объема N,-, счетчика 23. Следующий импульс с выхода элемента И 17 по вл етс  только тогда, когда счетчик 14 вычтет свой объем N с помощью импульсов частоты ffl. Так как врем  получени  объема NT при заполнении счетчика 10 частотой ioi2 равно периоду частоты f, то врем  вычитани  того же объема NT частотой fo в счетчике 14 в 2 раз меньще. Таким образом, получаетс  деление периода в 2 раз или умножение частоты входного сигнала в 2 раз. Фактически коэффициент умножени  однозначно св зан с номером предела Nn и содержит в длительности импульс триггера 5. Так как процесс преобразовани  периода в умноженную частоту в преобразователе 3 происходит циклически, то так же циклически импульсы с выхода элемента И 17 вызывают срабатывание преобразовател  4 и триггера 5. Поэтому каждый импульс (дли тельность его) несет в себе информацию о номере предела (коэффициенте умножени ). Таким образом, код величины периода N всегда находитс  в пределах Hmir, - тах- позвол ет в преобразователе период-частота 3 получить выходную частоту в пределах ffnax fniLn Происходит адаптивна  частотна  нормализаци , а на выходе устройства с помощью преобразовател  4 и триггера 5 формируетс  им .пульсна  последовательность, длительность каждого импульса в которой соответствует номеру предела Np или же коэффициенту умножени  частоты 1, т. е. осуществл етс  уплотнение информации. Один умножитель-нормализатор поочередно возможно подключать к датчикам, выходные частоты которых могут сильно отличатьс  одна от другой, а выходна  частота умножител -нормализатора находитс  при этом в заданных пределах, причем никакой дополнительной управл ющей информации при этом не требуетс , а номер предела, выбираемый автоматически, передаетс  в виде ширины импульса по информационному каналу. Таким образом, предлагаемый умножитель-нормализатор по сравнению с известными дает значительный аппаратурный вьтигрыщ , а также улучщает технические характеристики . Формула изобретени  Умножитель-нормализатор частотных сигналов , содержащий генератор тактовых импульсов , выход которого соединен с первыми входами измерител  периода сигнала и преобразовател  период-частота, вторые входы которых соединены с входной щиной, причем первые выходы измерител  периода сигнала поразр дно соединены с соответствующими входами преобразовател  периодчастота , выход которого соединен с S-входом RS-триггера, выход которого соединен с выходной щиной, отличающийс  тем, что, с целью повыщени  быстродействи  и упрощени , в него введен преобразователь номер предела - интервал времени, состо щий из последовательно поразр дно включенных запоминающего регистра, входы разр дов которого соединены пор зр дно со вторыми разр дными выходами измерител  периода, блока переписи, вычитающего счетчика и блока определени  нулевого состо ни , выход которого соединен с R-входом RS-триггера , выход которого соединен со входом блокировки вычитающего счетчика, информационный вход которого соединен с выходом генератора тактовых импульсов, причем входы блока переписи и запоминающего регистра подключены соответственно к S-B.OIду RS-триггера и входной щине. Источники информации, прин тые во внимание при экспертизе 1. Шахов Э. К., Тарасов В. Ф. Широкополосный умножитель частоты с оборотной св зью и коррекцией по периоду. - «Измерительна  техника, № 4, 1967. JJJ moreover, the first outputs of the period period meter are connected to the corresponding inputs of the period-frequency converter, the output of which is connected to the S-input of the RS flip-flop, the output of which is coelin (-H with the output bus, the converter has the number of the limit - the time interval consisting from the serially connected memory register, the bit inputs of which are connected bitwise to the second bit outputs of the period meter, census block, subtracted counter and zero state block, the output to This is connected to the R-BXO-house of the RS-flip-flop, the output of which is connected to the lock input of the detracting counter, whose information input is connected to the output of the clock pulse generator, and the inputs of the census block and the storage register are connected respectively to the S-input of the RS flip-flop and the input bus. The drawing shows a structural diagram of the multiplier-normalizer. The multiplier-normalizer contains a generator of 1 clock pulses, a meter 2 periods of the signal, a converter 3 period frequency, a converter 4 the number of the limit - interval time, RS flip-flop 5. Period meter 2 consists of shift register 6, divider 7, frequency, switch 8, recording block 9, counter 10, block 11 for determining the state in counter 10. Period-frequency converter 3 contains a storage register 12, rewrite unit 13, subtracting counter 14, counter 14 state determining unit 15, AND elements 16 and 17, triggers 18 and 19, and former 20. Transmitter 4 is the number of the limit — the time interval consists of the storage register 21, block 22 of rewriting the counter reading 23 , block 24 for determining zero zero one hundred counter 23. The multiplier works as follows. On the "Start" signal, the shaper 20 generates a pulse and the flip-flops 18 and 19 are set to the state "O, the element 16 opens and passes the first pulse of the input frequency f to the input T of the flip-flop 18". The second impulse frequency fgx flips trigger 19 to the state "1", which causes the element 16 to lock and the element 17 to open to pass pulses from converter 3 to the input of converter 4 and trigger 5. This ensures that the device issues information only on input period. The preparatory work of the remaining elements before, the beginning of the release of information is as follows. The first pulse resets the counter 10 and then the period measurement process starts: the frequency fgx by counting the pulses of the frequency fo obtained from the switch 8. The switch 8 is connected by signal inputs to the frequency divider 7, the outputs of which form a series of frequencies fo; 2fo / 4fo / 6fo / i6 fo / i p 1,2,3, ..., and its output frequency is determined by the state of the shift register 6. Since at the initial moment the shift register 6 is in the state "1 at the output of the first cell, counted from the input, then in the switch 8 the channel from the first output of the frequency divider 7 is turned on with the frequency frequency fo / 2. Where fo is the frequency of the generator 1 If now the period of the frequency has not yet finished (not the second pulse fg, but the counter 10, filling with frequency 1о / 2. reaches the state N ,,, j, which is fixed by block 11, then a pulse from it occurs through block 9 of the recording, resetting the counter 10 to the state and switching the switch 8 to the output frequency fo / i / by shifting "1 to the left one bit in register 6. If the counter 10 is filled again to the state N „41, then it is reset to the state, shifting" 1 in register 6 to the left to the third digit and, accordingly, switching the switch 8 to the frequency fo / a- some time later, a second pulse fgj appears (i.e., the first pulse ends The iodine value of which NT is measured by counter 10, and the range Nn on which this measurement takes place is fixed by register 6. Therefore, the second pulse fgy will first overwrite the state of NT of counter 10 (period value) in register 12 and register state 6 N in memory register 21 and the subsequent reset of counter 10 and register 6. After the reset, the process of measuring the second period in the meter 2 period begins again, as in the first period, i.e., the selection of the limit and measurement of the input signal period automatically occurs. The converter number of the limit - time interval 4 stores already in the storage register 21 the number of the limit Nn, but its further operation can begin only with the appearance of the first pulse from the output of the element And 17 (the work of the deduction counter 23 is blocked by the trigger 5). The operation of counter 14 is not blocked and its full capacity is constantly read by frequency fi,) from generator 1, and from the output of block 15 for determining the zero state of counter 14, pulses are cyclically fed to element 17 (it is closed until the second pulse fj, x) and block 13 rewriting. The element AND 17 actually opens when the period code N.r is recorded in the storage register 12, and the period Np is recorded in the storage register 21. An open element And 17 passes a pulse from block 15 to block 22 of the census and to the S input of trigger 5, it also overwrites the state of the NT register 12 through block 13 to the subtractive counter 14. In block 22, the state of the register 21 N in subtractive counter 23, as well as flip-flop of trigger 5, which immediately unlocks counter 23 with its output. In the counter 23, the process of subtracting the volume M begins, the duration of this subtraction is determined by the value Nn-As soon as the counter 23 reads "O, the block 24 fixes and issues a pulse to the R input of the trigger 5, which flips it and the counter 23 locks. The pulse duration from the output of the trigger 5 uniquely characterizes the number of the period Nf, since it is determined by the subtraction time of the volume N, -, counter 23. The next pulse from the output of the element And 17 appears only when the counter 14 deducts its volume N using the pulses frequency ffl. Since the time for obtaining the volume NT when the counter 10 is filled with the frequency ioi2 is equal to the period of the frequency f, the time for subtracting the same volume NT with the frequency fo in the counter 14 is 2 times smaller. Thus, a period division of 2 times or a frequency multiplication of the input signal of 2 times is obtained. In fact, the multiplication factor is uniquely associated with the limit number Nn and contains a trigger pulse 5 in duration. Since the process of converting a period to a multiplied frequency in converter 3 occurs cyclically, just as cyclically pulses from the output of the element 17 cause triggering of converter 4 and trigger 5. Therefore, each pulse (its duration) carries information about the number of the limit (multiplication factor). Thus, the period magnitude code N is always within Hmir, tach- allows period-frequency 3 in the converter to obtain an output frequency within ffnax fniLn Adaptive frequency normalization occurs, and at the output of the device with the help of converter 4 and trigger 5 it is generated by it. the pulse sequence, the duration of each pulse in which corresponds to the limit number Np or the frequency multiplication factor 1, i.e., the information is compressed. One multiplier normalizer can be alternately connected to sensors whose output frequencies can differ greatly from each other, and the output frequency of the multiplier normalizer is within specified limits, and no additional control information is required, and the number of the limit automatically selected. Transmitted in the form of a pulse width over the information channel. Thus, the proposed multiplier-normalizer in comparison with the known gives a significant hardware performance and also improves the technical characteristics. A multiplier-normalizer of frequency signals, comprising a clock pulse generator, the output of which is connected to the first inputs of a signal period meter and a period-frequency converter, the second inputs of which are connected to an input width, and the first outputs of the bit period meter are connected to the corresponding period converter frequency inputs , the output of which is connected to the S-input of the RS flip-flop, the output of which is connected to the output thickness, characterized in that, in order to increase speed and simplify It introduced a converter number limit — a time interval consisting of successively connected memory register, the bits of which are connected to the rear with the second bit outputs of the period meter, the census block, the subtractor, and the zero state block, the output of which is connected to the R-input of the RS flip-flop, the output of which is connected to the blocking input of the detracting counter, whose information input is connected to the output of the clock generator, and the inputs of the transducer block ishi and storage register are respectively connected to the S-B.OIdu RS-flip-flop and the input schine. Sources of information taken into account in the examination 1. Shakhov E. K., Tarasov V. F. A wideband frequency multiplier with reverse communication and period correction. - “Measuring equipment, № 4, 1967. 2. Авторское свидетельство СССР 425315, кл. Н 03 К 1/16, 24.05.72.2. USSR author's certificate 425315, cl. H 03 K 1/16, 05.24.72.
SU792723009A 1979-02-14 1979-02-14 Multiplier-normalizer of prequency signals SU847505A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792723009A SU847505A1 (en) 1979-02-14 1979-02-14 Multiplier-normalizer of prequency signals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792723009A SU847505A1 (en) 1979-02-14 1979-02-14 Multiplier-normalizer of prequency signals

Publications (1)

Publication Number Publication Date
SU847505A1 true SU847505A1 (en) 1981-07-15

Family

ID=20809557

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792723009A SU847505A1 (en) 1979-02-14 1979-02-14 Multiplier-normalizer of prequency signals

Country Status (1)

Country Link
SU (1) SU847505A1 (en)

Similar Documents

Publication Publication Date Title
SU847505A1 (en) Multiplier-normalizer of prequency signals
GB1356678A (en) Method of and apparatus for determining the maximum or minimum relative velocity between two bodies
SU1007081A1 (en) Device for converting time intervals into code
SU756305A1 (en) Low-frequency meter
SU427369A1 (en) DEVICE FOR ACCEPTANCE OF FREQUENCY AND FREQUENCY-PULSE TELECOMECHANICAL INFORMATION
SU425315A1 (en) MULTIPLIENCY FREQUENCY FOLLOWING PERIODIC PULSES
SU788026A1 (en) Digital phase meter for measuring phase shift mean value
SU488173A1 (en) Pulse average frequency meter
SU842615A1 (en) Frequency short non-stability meter
SU817593A1 (en) Digital meter of angular speed and acceleration
SU928353A1 (en) Digital frequency multiplier
SU421947A1 (en)
SU568903A1 (en) Digital axtraplating frequency meter
SU815662A1 (en) Device for measuring relative frequency deviation from nominal value
SU1041954A1 (en) Digital phase meter
SU819949A1 (en) Frequency-to-voltage converter
SU508925A1 (en) Analog-to-digital converter
SU978063A1 (en) Digital frequency meter
SU760420A1 (en) Pulse repetition frequency multiplier
SU1095089A1 (en) Digital frequency meter
SU866496A1 (en) Digital frequency meter of low and infralow frequencies
SU938184A1 (en) Digital frequency meter
SU636553A1 (en) Digital low frequency meter
SU427289A1 (en) LOW FREQUENCY DIGITAL FREQUENCY METER
SU537351A1 (en) Stochastic quad