SU834708A1 - Веро тностное делительно-множи-ТЕльНОЕ уСТРОйСТВО - Google Patents
Веро тностное делительно-множи-ТЕльНОЕ уСТРОйСТВО Download PDFInfo
- Publication number
- SU834708A1 SU834708A1 SU792832171A SU2832171A SU834708A1 SU 834708 A1 SU834708 A1 SU 834708A1 SU 792832171 A SU792832171 A SU 792832171A SU 2832171 A SU2832171 A SU 2832171A SU 834708 A1 SU834708 A1 SU 834708A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- counter
- input
- divider
- inputs
- Prior art date
Links
Landscapes
- Feedback Control In General (AREA)
Description
(54) ВЕРОЯТНОСТНОЕ ДЕЛИТЕЛЬНО-МНОЖИТЕЛЬНОЕ
УСТРОЙСТВО
Если же пытатьс восполнить этот.недостаток повторением числа испытаний )KZ раз, то тогда по вл етс новый недостаток - низкое быстродействие.
Цель изобретени - повышение точности и быстродействи .
Поставленна цель достигаетс тем, что делительно-множительное устройство, содержащее генератор псевдослучайных чисел, дополнительный счетчик делител , генератор импульсов, выход которого соединен со входами генератора псевдослучайных чисел и дополнительного счетчика делител , первый и второй блоки сравнени , первые входы которых подключены к выходу генератора псевдослучайных чисел, йервый и второй блоки задани кодов чисел, группы выходов которых соединены с группами входов соответстт венно первого и второго блоков сравнени , первый и второй ключевые элементы, первые входы которых соединены с выходами соответственно первого и второго блоков сравнени , а вторые входы подключены к выходу дополнительного счетчика делител , счетчик результата, информационный вход которого соединен с выходом первого ключевого элемента, третий ключевой элемент, первый вход которого соединен с выходом счетчика результата,а выход вл етс выходом устройства, первый счетчик делител , выход которого соединен со вторым входом третьего ключевого элемента, блок элементов И, группа выходов которого соединена с группой установочных входов первого счетчика делител , третий блок задани кодов чисел, группа выходов которого соединена с группой входов блока элементов И, и выключатель , дополнительно содержит триггер, формирователь импульсов, второй счетчик делител , первый и второй элементы ИЛИ, четвертый , п тый и шестой ключевые элементы , причем первые входы четвертого, п того и шестого ключевых элементов подключены к выходу второго ключевого элемента, инверсный вход шестого ключевого элемента соединен с выходом первого ключевого элемента , а выход соединен с единичным входом триггера, нулевой вход которого соединен с выходом выключател и первым входом второго элемента ИЛИ, нулевой выход соединенсо вторым входом четвертого ключевого элемента, а единичный выход - со входОМ формировател импульсов и вторым входом п того ключевою элемента, выход формировател импульсов соединен со вторым входом второго элемента ИЛИ, выход которого соединен с управл юш,ими входами блока элементов И и счетчика результата , выход четвертого ключевого элемента соединен со входом второго счетчика делител , выход которого соединен с первым входом первого элемента ИЛИ, выход п того ключевого элемента соединен со вторым входом первого элемента ИЛИ, выход которого соединен с информационным входом первого счетчика делител .
На чертеже приведена блок-схема устройства .
Устройство содержит первый 1 и второй 2 блоки сравнени ; третий 3, первый 4, второй 5, шестой 6, четвертый 7 и п тый 8 ключевые элементы; генератор 9 псевдослучайных чисел; триггер 10; второй счетчик И
0 делител ; первый элемент ИЛИ 12; первый счетчик 13 делител ; счетчик результата 14; дополнительный счетчик 15 делител ; выключатель 16; формирователь 17 импульсов; второй элемент ИЛИ 18; первый 19 (дл X) и второй 20 (дл У) блоки задани кодов чисел; генератор 21 импульсов; третий блок 22 задани кодов чисел (дл Z); блок 23 элементов И. Выход генератора 21 импульсов соединен со входами генератора 9 псевдослучайных чисел, выходы которого соеди0 йены с первыми входами первого 1 и второго 2 блоков сравнени , и дополнительного счетчика 15 делител , выходы которого соединены со вторыми входами первого 4 и второго 5 ключевых элементов. Первые входы элементов 4 и 5 соединены с выходами соответственно первого 1 и второго 2 блоков сравнени , вторые входы которых соединены с выходами соответственно первого 19 и второго 20 блоков задани кодов чисел. Выход первого ключевого элемента 4 соединен с
0 инверсным входом шестого ключевого элемента 6 и информационным входом счетчика результата 14, выход которого соединен с первым входом третьего ключевого элемента 3. Выход второго ключевого элемента 5 соединен с первыми входами четвертого
5 7 п того 8 и шестого 6 ключевых элементов. Выход шестого ключевого элемента 6 соединен с единичным входом триггера 10, нулевой вход которого соединен с выходом выключател 16 и первым входом второго элемента ИЛИ -18. Единичный выход триггера
10 соединен со вторым входом п того ключевого элемента 8 и входом формировател 17 импульсов, выход которого соединен со вторым входом второго элемента ИЛИ 18. Выход второго элемента ИЛИ 18 соединен с
5 управл юшими входами счетчика 14 результата и блока 23 элементов И,группа входов которого соединена с группой выходов третьего блока 22 задани кодов чисел, а группа выходов соединена с группой установочных входов первого счетчика 13 делител .
0 Нулевой выход триггера соединен со вторым входом четвертого ключевого элемента 7, выход которого соединен со входом второго счетчика 11 делител . Выход второго счетчика 11 делител соединен с первым входом первого элемента 12 ИЛИ, второй вход которого соединен с выходом п того ключевого элемента 8, а выход соединен с информационным входом первого счетчика 13 делител . Выход первого счетчика 13 делител соединен со вторым входом третьего ключевого элемента 3.
Устройство работает следующим образом
С выхода генератора 21 импульсов импульсы опорной частоты поступают на вход генератора 9 псевдослучайных чисел и вход дополнительного счетчика 15 делител .
Из блоков 19 и 20 задаютс коды чисел X и У, которые поступают на входы блоков 1 и 2 сравнени соответственно. Из блока 22 задаетс код числа Z, который поступает на группу входов блока 23 элементов И, второй счетчик 11 делител имеет коэффициент пересчета равный к (задаетс исход из услови достижени требуемой точности к 1, обычно К 10). При замыкании выключател 16 устройство устанавливаетс в исходное положение: триггер 10 и счетчик 14 результата устанавливаютс в нуль, а в первый счетчик 13 дел.ител (сигналом, поступающим через элемент ИЛИ 18 на блок 23) записываетс код числа Z.Импульсы опорной частоты переписывают в генераторе 9 все новые числа, которые блоками 1, 2 сравнени сравниваютс с делимым х и делителем у.
Дополнительный счетчик 15 делител подает на ключевые элементы 4, 5 импульсы тактовой частоты с целью снижени автокоррел ции в выходных потоках результатов сравнени .
Результаты сравнени с ключевых элементов 4 и 5 поступают на ключевой элемент 6, кроме того, с ключевого элемента 5 результат сравнени поступает на ключевые элементы 7 и 8. На ключевом элементе 6 провер етс выполнение услови х у. Так как сигнал на выходе элемента 6 по вл етс при наличии сигнала на его входе, соединенном с выходом элемента 5 и отсутствии сигнала на другом его входе, то такой элемент однозначно укажет момент времени t когда
у Rt; X Rt .
Сигнал о выполнении данного услови поступает на единичный вход триггера 10. Этим сигналом триггер 10 устанавливаетс в единичное состо ние. С нулевого выхода триггера 10 сигнал поступает на ключевой элемент 7 с момента пуска устройства до момента времени t, когда по вл етс сигнал о том, что х у. Заметим, что сигнал на выходе элемента 6 может и не возникнуть , если X у. Импульсы с выхода элемента 7 поступают на второй счетчик 11 делител , коэффициент пересчета которого равен К, т.е. каждый к-ый импульс, пришедший на вход второго счетчика делител 11, переполн ет его и на его выходе возникает импульс , поступающий через элемент ИЛИ 12 на первый счетчик 13 делител . Таким образом , на первый счетчик 13 делител поступают импульсы с выхода элемента 5, чисг ло которых уменьшено в к раз.
Как уже отмечено, если х у через t тактов (topeg. 2 ) на выходе элемента б по витс сигнал, который переключает триггер 10 в единичное состо ние. При этом открываетс дл прохождени сигналов с
выхода элемента 5 элемент 8 и закрываетс элемент 7. Перепад потенциала на единичном выходе триггера 10 ф10рмируетс формирователем 17 импульсов в импульс, который , проход через элемент 18 ИЛИ, устанавливает счетчик 14 результата и первый счетчик 13 делител в исходное положение. После этого на первом счетчике 13 делител подсчитываютс импульсы, сформированные на элементе 5. Счетчик 14 результата посчитывает число единиц в потоке результата
сравнени делимого до тех пор, пока в первом счетчике 13 делител не наберетс Z единиц в случае, если х ;$ у, либо пока в счетчиках 11, 13 делител не наберетс KZ единиц в случае, если х Уу.
После подсчета Z либо K-Z единиц первый счетчик 13 делител вырабатывает импульс , открывающий ключевой элемент 3 дл выдачи результата вычислени .
Положительный эффект предлагаемого устройства по сравнению с известным состоит в повышении точности вычислени пропорции (1) при X у либо в повыщении скорости вычислени данной пропорции в среднем в к раз, где к - число опытов.
30
Claims (3)
1.Гладкий В. С. Веро тностные вычислиельные модели. М., «Наука 1973, с. 48-51.
2.Авторское свидетельство СССР 320810, кл. G 06 F 7/38, 1970.
3.Авторское свидетельство СССР
№ 544962, кл. G 06 F 7/38, 1977 (прототип ) .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792832171A SU834708A1 (ru) | 1979-10-29 | 1979-10-29 | Веро тностное делительно-множи-ТЕльНОЕ уСТРОйСТВО |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792832171A SU834708A1 (ru) | 1979-10-29 | 1979-10-29 | Веро тностное делительно-множи-ТЕльНОЕ уСТРОйСТВО |
Publications (1)
Publication Number | Publication Date |
---|---|
SU834708A1 true SU834708A1 (ru) | 1981-05-30 |
Family
ID=20855986
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792832171A SU834708A1 (ru) | 1979-10-29 | 1979-10-29 | Веро тностное делительно-множи-ТЕльНОЕ уСТРОйСТВО |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU834708A1 (ru) |
-
1979
- 1979-10-29 SU SU792832171A patent/SU834708A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU834708A1 (ru) | Веро тностное делительно-множи-ТЕльНОЕ уСТРОйСТВО | |
SU661812A2 (ru) | Устройство дл изменени частоты следовни импульсов | |
SU798625A1 (ru) | Цифровой фазометр дл измерени СРЕдНЕгО зНАчЕНи СдВигА фАз | |
SU868757A1 (ru) | Делительно-множительное устройство | |
SU951319A1 (ru) | Устройство дл обхода сеточной области | |
SU976499A1 (ru) | Коммутатор | |
SU966660A1 (ru) | Устройство дл измерени длительности коротких импульсов | |
SU894710A1 (ru) | Устройство приоритета | |
SU790199A1 (ru) | Формирователь длительности импульсов | |
SU590789A1 (ru) | Устройство дл подсчета предметов | |
RU1803970C (ru) | Умножитель частоты следовани импульсов | |
SU928345A2 (ru) | Дискретный умножитель частоты следовани импульсов | |
SU542338A1 (ru) | Умножитель частоты следовани периодических импульсов | |
SU895468A1 (ru) | Командный прибор | |
SU660247A1 (ru) | Устройство управлени многоканальной измерительной системой | |
SU1587625A2 (ru) | Генератор случайного потока импульсов | |
SU1001084A1 (ru) | Устройство дл определени положени числа на числовой оси | |
SU951682A2 (ru) | Формирователь импульса,огибающего серию импульсов | |
SU985795A1 (ru) | Вычислительное устройство | |
SU1062696A1 (ru) | Генератор потоков случайных событий | |
SU1434430A1 (ru) | Датчик равномерно распределенных случайных чисел | |
SU687577A1 (ru) | Устройство дл получени разности частот двух импульсных последовательностей | |
SU1247773A1 (ru) | Устройство дл измерени частоты | |
SU758473A1 (ru) | Умножитель частоты | |
SU1684917A2 (ru) | Генератор случайного потока импульсов |