Изобретенве отнс :итс к запоминающим устройствам. Известно устройство, соаержашее накопитель , соеци енный с формирсеатеп ма аоресных н раэр цных , вхоаь кстсфых по11кпю4ены к выкоаам чиспового регшггра, а выхооы чиспового регвстра соеаине ы с выходами формировагтепей и блоком, управпенн , усипитепи .считывани , соединенные с генератором строба lj Недостаток устройства в том, что в нем отсутствуют бпо&и и эпементы , пбзврп юшие повысить ннфо{ ааиовиую надежность устройства за счет орга ннзации автоматического измерени времени стробироваин и уровн дискриминации . Наиболее близким техническим решением к данному изобретению вл етс запоминающее устройство, содержащее накопитель, подключенный к формировател м токов и усилител м .считывани , соединенным с регистром числа и 4 ормироватепем строба, управл. емым от формирователей эталонных сигналов 21. Однако в этом устройстве не предусмотрено автоматическое изменение уровн дискриминации при изменении условий считывани (уровн -напр жени питани , температуры и т.п.), что снижает надежность, устройства. . Цепь изобретени - повышение надежности устройства. Поставленна цель достигаетс тем, что -в запоминающее устройство, содержащее накопитель, формирователи эта- лонных сигналов, формирователи адресных токов, формирователи разр дных токов , регистр числа, блок управлени , усилители считывани и формирователь строба , причем выходы накопител подключены к информационным входам усилителей считывани , выходы которых соединены со входами регистра числа, выход которого подключен ко входу формировател разр дных токов, входы накопител соединены с выходами формирователей ацресных и разр дных токов, управп юшие вхоаь фopмvIpoвaтeп строба, регист jpa чис11а и форшфоватопей адресных и разр дных токов соединены с выходами бпока управпени , выход формировател строба подключен к одним из управл ющих входов усиаитепей считывани , введены сумматор, блоки согласовани и формироватепь уровн дискриминации, причем входы бпоков согласовани подкпючены к выходам формирователей этапонных сигналов, а выходы - ко входам сумматора, выхоа которого подключен ко входу формировател строба и входу фор- мироватеп уровн -дискриминации, выход которого соединен с другими управл ющими входами усипитепей считывани . На чзртеже изображена структурна схема запоминающего устройства. Устройство содержит накопитель, состо щий из чисповых пинеек сердечников 1, формироватепи 2 и 3 эталонных сигналов , выпогененные так се в виде числовых пинеэк сердечников. Все числовые пинейки 1-3 объецинйны в едином блоке 4 пам ти. Устройство соаержит также ре гистр 5 числа, усилители 6 считывани , состо щие из формирователей 7-выходных бигнапов, усипитепей 8 воспроизведени и предваритепьнык усилителей 9. блоки 10 и 11 согпасовани , каждый из которых состоит из предваритепьного усилител 12 и эмиттерного повторител 13, сумматор 14 формирователь 15 уровн цнскримйнации, форм фоватвль 16 строба состо щий из фсфмироватеп 17 выходны сигнапов и генератора 18 импупьсов, фо мирователь 19 адресных токов, формироватепь 20 разр дных токов и блок 21 управпени , Выход формировател 16 подключен к одним из управл ющих входов усилителей 6, с другими управл ющими входами которых соединен выход формировател 15 Вхоаы блоков 10 и 11 согласовани под ключены к выходам формирователей 2 и 3, а выходы - ко входам сумматора 14 выход которого подключен ко входам фор мирователей 15 и 16. . Устройство работает следующим образом . При считывании по сигналу из бпока 21 управлени срабатывают формирователи 19 адресных токов. За счет этик токов опрашиваютс запоминающие элементы данного адреса в блоке 4 и инфор мационные сигналы чтени подаютс на предварительные усилители 9. Одновременно опрашиваютс и .запоминающие элементы формирователей 2 и 3, один из которых вырабатывает эталонный 1, а другой - О. Эти эталонные сигналы поступают через бпоки 10 и 11 согласовани на сумматор 14, где происходит их сложение, сумма этих сигнапов подаетс далее на входы формирова-. тел 15 уровн дискриминации и формировател 16 строба. Формирователь 15 уровн дискриминации вырабатывает уровень дискриминации сигналов чтени , который и подаетс на формирователи 7, усилителей 6. Так как эталонные сигна- пы 1 и О имеют различные значени при изменении питающего напр жени или при изменении температуры, то по вл етс возможность формировать уровень дискриминации дл информационных сигналов автоматически в зависимости от суммы эталонных сигналов 1 и О. Кроме того, этот суммарный сигнал подаетс на формироватгель 16 строба, который формирует стробирующий импульс в момент когда сумма этапонных сигнапов 1 и О имеет наперед заданное определенное значение, обеспечивает плавающее стробирование с учетом к тому же возможных изменений самих информационных сигналов при колебани х питающих напр жений и температуры. Стробирующий импульс с формировател 16 строба поступает на входы усилителей 8 воспроизведени , на другие входы которых поступают инфорглационные усиленные сигналы с предварительных усилителей 9. Далее с усилителей 8 воспроизведени информационнь1е сигналы подаютс на формирователи 7, с выхода которых поступают на входы регистра 5. В такте записи предлагаемое запоминающее устройство работает обычным образом, т.е. запись осуществл етс по сигналам с бпока 21 управпени , за счет которых опрашиваетс числовой регистр 5, срабатывают формирователи 19 и 20 в соответствии с кодом числа в числовом регистре. Таким образом, введение в запоминающее устройство сумматора, блоков согласовани , формировател уровн дискриминации позвол ет повысить надежность устройства. Формул а изобретени Запоминающее устройство, содержащее накопитель, формироватепи эталонных сигInventive relationship: its to storage devices. It is known a device that maintains a storage unit that is connected with a forma- tion of the aurora horizons, which is located on the base of the 11th century, and the outputs of the digital register are connected to the outputs of the chipboard and the control unit, and the control unit, and the United States, the United States of America and the United States. that it does not have a bpo & and ements, it is necessary to increase the information {aaiovuyu reliability of the device due to the organization of the automatic measurement of the time of strobirovain and the level of discrimination. The closest technical solution to this invention is a memory device containing a drive connected to a current driver and a read amplifier, connected to a number register and 4 gateways controlled by a gate. This device does not provide for an automatic change in the level of discrimination when the reading conditions change (level - voltage, power, temperature, etc.), which reduces the reliability of the device. . The circuit of the invention is to increase the reliability of the device. The goal is achieved by the fact that in a memory device containing a drive, standard signal conditioners, address current drivers, discharge current drivers, a number register, a control unit, read amplifiers and a strobe driver, the accumulator outputs are connected to the information amplifiers of the read amplifiers The outputs of which are connected to the inputs of the register of the number, the output of which is connected to the input of the driver of the discharge currents, the accumulator inputs are connected to the outputs of the drivers of acres and discharge current currents, control inputs of the gate, register jpa number and forshtovaty address and discharge currents are connected to the control outputs, the output of the gate forming device connected to one of the control inputs of the readout circuit, the volume of the forma- tor of the strobe was connected to one of the control inputs of the read-on memory, and the same pattern was used, and the same pattern was used, and the same circuitry was used, the same pattern, as well as the same, the circuit-breaker has output; The side co-ordinates are connected to the outputs of the phased signal formers, and the outputs to the inputs of the adder, the output of which is connected to the input of the gate former and the input of the forma- tion of the level of discrimination one of which is connected to the other control inputs of the read amplifier circuit. Charting shows a storage circuit diagram. The device contains an accumulator consisting of numerical pins of cores 1, forming 2 and 3 reference signals, which are generated in the form of numerical lines of cores. All numeric 1-3 pins are unified in a single block of 4 memory. The device also contains a register of 5 numbers, read amplifiers 6 consisting of 7-output signaling drivers, playback amplifiers 8 and preliminary amplifiers 9. matching units 10 and 11, each of which consists of a preliminary amplifier 12 and an emitter follower 13, adder 14 shaper 15 levels of primary operation, forms of fuvatl 16 strobe consisting of ffmilep 17 output signals and a generator of 18 impuls, the former 19 address currents, forming 20 discharge currents and control unit 21, the output of the former 16 to It is connected to one of the control inputs of the amplifiers 6; the output of the driver 15 is connected to the other control inputs of the control unit. The inputs of the blocks 10 and 11 of the matching are connected to the outputs of the driver 2 and 3, and the outputs of the inputs of the adder 14 are connected to the inputs of the formers 15 and 16.. The device works as follows. When the signal is read from the control side 21, the shapers of the address currents are triggered. At the expense of these currents, the storage elements of this address are polled in block 4 and the read information signals are fed to the preamplifiers 9. The storage elements 2 and 3 are also interrogated at the same time, one of which produces the reference 1 and the other O. These reference signals come in through bpoki 10 and 11 matching to the adder 14, where they are added, the sum of these signaling is fed further to the inputs of the form. 15 bodies of discrimination and a strobe 16 shaper. The discriminator 15 of the discrimination level generates a discrimination level of the read signals, which is applied to the formers 7, amplifiers 6. Since the reference signals 1 and O have different values when the supply voltage changes or when the temperature changes, it becomes possible to generate a discrimination level for information signals, automatically depending on the sum of the reference signals 1 and O. In addition, this total signal is fed to the gate driver 16, which forms a strobe pulse at the time of yes amount etaponnyh signapov 1 and G has preassigned a certain value, provides floating gating subject to the same possible changes themselves under vibration information signals x supply voltage and temperature. A strobe pulse from the strobe driver 16 is fed to the inputs of playback amplifiers 8, to the other inputs of which informational amplified signals from preamplifiers 9 are received. Next, from playback amplifiers 8, information signals are sent to the shaper 7, from the output of which are fed to the inputs of register 5. In the recording cycle The proposed storage device operates in the usual way, i.e. The recording is carried out by signals from the control panel 21, through which the numeric register 5 is polled, the drivers 19 and 20 are triggered in accordance with the code of the number in the numeric register. Thus, the introduction into the memory of the adder, the matching units, the discriminator level generator makes it possible to increase the reliability of the device. Formula of the invention The memory device containing the drive forms the reference signals