SU809607A1 - Device for selecting information channels - Google Patents
Device for selecting information channels Download PDFInfo
- Publication number
- SU809607A1 SU809607A1 SU782687527A SU2687527A SU809607A1 SU 809607 A1 SU809607 A1 SU 809607A1 SU 782687527 A SU782687527 A SU 782687527A SU 2687527 A SU2687527 A SU 2687527A SU 809607 A1 SU809607 A1 SU 809607A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- information
- outputs
- inputs
- address
- register
- Prior art date
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
Изобретение относитс к технике св зи и может использоватьс дл предварительной обработки телеметрической информации с последующим вводом в скстемы обработки данных и системы регистрации телеметрической информации. Известно устройство дл селекции информационных каналов, содержащее оперативный запоминающий блок, выход которого соединены с входгини регистра числа, основные выходы которого соединены с одними входами первого элемента И, Формирователь импульсов и регистр адреса IJ. Однако известное устройство имеет недостаточное быстродействие. Цельизобретени - повышение быстродействи . Постав/ енна цель достигаетс тем что в устройство дл селекции информационных каналов, содержгидее оперативный за1 оминающий блок, выходы которого соединены со регистра числа, основные выходы которого соединены с одними входами первого элемента И, формирователь импульсов и регистр адреса, введены дешифратор два преобразовател кода, сумматор, три элемента ИЛИ и шесть элементов И, причем основные входы второго элемента И соединены с основными входами третьего и четвертого элементов И и с выходами сумматора, входы которого соединены с дополнительными выходами регистра числа и выходами первого преобразовател кода, входы которого соединены с выходами первого элемента И, другие входы которого соединены с выходами второго преобразовател кода, входы которого соединены с выходами первого элемента ИЛИ и входами дешифратора, выходы которого соединены с основными входами п того элемента И, выходы которого через второй элемент ИЛИ соединены с дополнительными входами второго элемента И и первым входом формировател импульсов, второй вход которого соединен с основными входами шестого элемента И и основными входами седьмого элемента и, выходы которого соединены со входами регистра адреса, одни выходы которого соединены с основными входами третьего элемента ИЛИ, дополнительные входы которого соединены с выходами третьего элемента И, дополнительные входы которого соединены с выходсзм формировател импульсов и с одними дополнительными входами четвертого элемента И, другие дополнительные входы которого соединены с другими выходами регистра адреса и дополнительными входами шестого элемента И, выходы которого соединены с основными входами первого элемента ИЛИ, дополнительные входы которого соединены с выходами четвертого элемента И, при этом основные выходы регистра числа соединены с дополнительными входами п того элемента И, а выходы третьего элемента ИЛИ соединены со оперативного запоминающего блока,J причем дополнительные входы седьмого элемента И соединены с первым входом устройства, второй вход которого соединен со вторым входом формировател импульсов.The invention relates to a communication technique and can be used for preprocessing telemetry information, followed by inputting into data processing systems and a telemetry recording system. A device for selecting information channels is known, which contains an on-line storage unit, the output of which is connected to the input register of a number, the main outputs of which are connected to one input of the first element I, the pulse shaper and the address register IJ. However, the known device has insufficient performance. The purpose of the invention is to increase speed. The set target is achieved by the fact that a device for selecting information channels contains an operative protective unit, whose outputs are connected to a number register, the main outputs of which are connected to one input of the first element I, the driver of the pulses and the address register, and a decoder for two code converters, an adder, three OR elements and six AND elements, the main inputs of the second element AND are connected to the main inputs of the third and fourth elements AND, and to the outputs of the adder whose inputs are connected with additional outputs of the number register and the outputs of the first code converter, the inputs of which are connected to the outputs of the first element AND, the other inputs of which are connected to the outputs of the second code converter, the inputs of which are connected to the outputs of the first OR element and the inputs of the decoder, the outputs of which element And, the outputs of which through the second element OR are connected to the additional inputs of the second element And and the first input of the pulse former, the second input of which is connected to the main the inputs of the sixth element And and the main inputs of the seventh element and the outputs of which are connected to the inputs of the address register, one outputs of which are connected to the main inputs of the third element OR, the additional inputs of which are connected to the outputs of the third element AND, the additional inputs of which are connected to the pulse driver and one additional inputs of the fourth element And, the other additional inputs of which are connected to other outputs of the address register and the additional inputs of the sixth element And, the output Which odes are connected to the main inputs of the first element OR, the additional inputs of which are connected to the outputs of the fourth AND element, while the main outputs of the number register are connected to the additional inputs of the fifth AND element, and the outputs of the third OR element are connected to the operational storage unit, J and the additional inputs the seventh element And connected to the first input of the device, the second input of which is connected to the second input of the pulse shaper.
На чертеже представлена структурна схема предлагаемого устройства.The drawing shows a block diagram of the proposed device.
Схема содержит оперативный запоминающий блок (ОЗБ) 1 , регистр 2. числа, первый-элемент 3 И,-первый элемент 4 ИЛИ, второй элемент 5 И, регистр 6 адреса, третий-седьмой элементы 7-11 И соответственно, второй элемент 12 ИЛИ, первый 13 и второй 14 преобразователи кода, сумматор 15, дешифратор 16, формироватедъ 17 импульсов и третий элемент 18 ИЛИ.The scheme contains an operational storage unit (OZB) 1, register 2. numbers, first-element 3 AND, first element 4 OR, second element 5 AND, address register 6, third-seventh elements 7-11 AND, respectively, second element 12 OR , the first 13 and second 14 code converters, adder 15, decoder 16, form 17 pulses and the third element 18 OR.
Устройство работает следующим образом .The device works as follows.
Информаци из блока 1 переписываетс в регистр 2 числа по адресному слову, поступающему в виде параллельного кода через элемент 11 И на вход регистра 6 адреса. Вместе с адресным словом на устройство поступает и сопровождающий его импульс. По переднему фронту импульса сопровождени адресного слова производитс загрузка адресного регистра, а по заднему формируетс импульс обращени к блоку 1 при чтении. При этом адресом дл ОЗБ 1 вл етс информаци старших разр дов m , записанна в регистре б адреса.Младшие разр ды регистра n-m определ ют номер символа . в строке (п - общее число разр дов в адресном слове). Селекци информационных каналов производитс за два обращени к ОЗБ.The information from block 1 is rewritten into register 2 by the address word, which comes in the form of a parallel code through element 11 to the input of register 6 of the address. Together with the address word on the device comes the accompanying impulse. On the leading edge of the pulse of the address word, the address register is loaded, and on the trailing edge, a pulse is addressed to block 1 during reading. In this case, the address for OZB 1 is the information of the higher bits m, recorded in the address register B. The lower bits of the register n-m determine the character number. in the line (n is the total number of bits in the address word). Selection of information channels is carried out in two calls to the PSA.
Информаци считанна с ОЗБ первым обращением, условно разбита на две The information read from the HSS first treatment, conventionally divided into two
-перва часть строки - это поле селекции первичных адресов, где каждый символ несет информацию о номерах группы информационных каналов. Значение 1 в символе указывает на выбО1 ку любых кансшов данной группы Группы с первичными адресами информационных каналов в поле селекции располоагаютс по возрастанию нумерации- слева направо ;-the first part of the line is the field of selection of primary addresses, where each character carries information about the numbers of the information channel group. The value 1 in the symbol indicates the selection of any kanshov of this group of the Group with the primary addresses of the information channels in the selection field are arranged in ascending numbering, from left to right;
-втора часть строки содержит информацию о промежуточном адресе, который присваиваетс первой Bh.iOtJanHOfi группе информационных каналов. Проежуточный адрес используетс при вторичном обращении к ОЗБ.The second part of the line contains information about the intermediate address, which is assigned to the first Bh.iOtJanHOfi group of information channels. The forward address is used in the secondary call to the OZB.
Информаци , считанна в-горым обра14ением к ОЗБ, также разбита на две части:The information, considered in a mountainous way to OZB, is also divided into two parts:
- перва часть строки - это поле селекции первичных адресов всех информационных каналов, вход щих в группы, йыбранные при первом обращении к ОЗБ, где каждый символ несет информацию о номере информационного канала. Значение 1 в символе соответствует выбранному информ51ционноу каналу. Первичные адреса информационных каналов в поле селекции располагаютс по возрастанию нумерации слева направо;- the first part of the line is the field of selection of the primary addresses of all information channels included in the groups selected during the first access to the PSA, where each character carries information about the number of the information channel. A value of 1 in the symbol corresponds to the selected information channel. The primary addresses of the information channels in the selection field are arranged in ascending order of numbering from left to right;
- втора часть строки содержит информацию о вторичном адресе, который присваиваетс информационному каналу с наименьшим номером (признак о выборе данного информационного канала содержитс в первой части этой же строки и соответствует первой 1, расположенной в поле селекции первичных адресов, начина отсчет слева).- the second part of the line contains information about the secondary address, which is assigned to the information channel with the smallest number (the selection sign for this information channel is contained in the first part of the same line and corresponds to the first 1 located in the field of selection of primary addresses, starting from the left).
Младшие разр ды адресного слова, занесенного в регистр 6 адреса, в свою очередь раздел ютс на два вида информации:The lower bits of the address word entered in address register 6 are in turn divided into two types of information:
1-й вид - младшие разр ды,1st view - lower order bits
2-й вид - старшие разр ды.2nd type - senior bits.
Количество разр дов 1-го вида информации определ етс числом информационных каналов в каждой группе, выраженным в дйоичном коде.The number of bits of the 1st type of information is determined by the number of information channels in each group, expressed in a dioic code.
Количество разр дов 2-го вида информации, выраженное в двоичном коде, определ етс числом групп информационных каналов, расположенных в одной строке ОЗБ 1.The number of bits of the 2nd type of information, expressed in binary code, is determined by the number of groups of information channels located in one line of AOB 1.
Информаци 2-го вида младших разр дов регистра б адреса через элемент 10 И, стробированный первым обращением к ОЗБ 1 при и через элемент 4 ИЛИ поступает на входы дешифратора 16 и первый преобразователь 13 кода (преобразует Двоичный код в унитарный ) .Information of the 2 nd type of lower-order bits of the address b through the element 10 I, gated by the first call to OZB 1 when and through the element 4 OR is fed to the inputs of the decoder 16 and the first converter 13 of the code (converts the binary code to unitary).
Выходна информаци дешифратора управл ет элементом 9 И на второй вход которого поступает информаци первой части строки, считанной первым обращением к ОЗБ 1. При срабатывании элемента 9 И на выходе элемента 12 ИЛИ выдел етс признак того, что поступившее на вход устройства адресное слово находитс в группе, в которой имеютс информационные каналы, выбранные дл обработки. По этому же признаку, означающему окончание цикла первого обращени к ОЗБ 1, на.формирователе 17 вьщел етс импульс повторного обращени .The output information of the decoder controls the element 9 and the second input of which receives the information of the first part of the line read by the first call to the RRT 1. When element 9 is triggered AND the output of element 12 OR the indication that the address word received at the device input is in the group in which there are traffic channels selected for processing. By the same sign, indicating the end of the cycle of the first call to the AHD 1, a rerun pulse is generated on the shaper 17.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782687527A SU809607A1 (en) | 1978-11-23 | 1978-11-23 | Device for selecting information channels |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782687527A SU809607A1 (en) | 1978-11-23 | 1978-11-23 | Device for selecting information channels |
Publications (1)
Publication Number | Publication Date |
---|---|
SU809607A1 true SU809607A1 (en) | 1981-02-28 |
Family
ID=20794788
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782687527A SU809607A1 (en) | 1978-11-23 | 1978-11-23 | Device for selecting information channels |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU809607A1 (en) |
-
1978
- 1978-11-23 SU SU782687527A patent/SU809607A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU809607A1 (en) | Device for selecting information channels | |
US4206458A (en) | Numerical display system for electronic instrument | |
US3424898A (en) | Binary subtracter for numerical control | |
SU1339555A1 (en) | Sine=cosine converter | |
SU1383345A1 (en) | Logarithmic converter | |
SU911510A1 (en) | Device for determining maximum number | |
SU813508A1 (en) | Long-duration storage | |
SU1559339A1 (en) | Computing device | |
SU858119A1 (en) | Associative storage device | |
SU744956A1 (en) | Multichannel pulse selector | |
SU1619247A1 (en) | Device for implementing logic functions | |
RU1783618C (en) | Converter of binary k-digit code to binary code | |
SU1141402A1 (en) | Array dividing device | |
SU922866A1 (en) | Storage device | |
SU1182579A1 (en) | Device for reading information from associative memory | |
SU1506544A1 (en) | Threshold logical element | |
SU866576A1 (en) | Fixed storage | |
SU1019448A2 (en) | Data receiving and ordering control device | |
SU824200A1 (en) | Adding device | |
SU1637013A1 (en) | Threshold gate | |
SU1024988A1 (en) | Logic storage | |
SU643873A1 (en) | Memory protection arrangement | |
SU1005189A1 (en) | Device for reading-out information from associative storage | |
SU1107133A1 (en) | Device for computing coefficients of walsh-adamard transform | |
SU955032A1 (en) | Number comparison device |