носилок, содержащее счетчик, раар дHhJe выходы которого соединены с первой группой входов дешифратора, втор группа входов дешифратора и входы первого элемента ИЛИ соединены с пер выми входами устройства, вторые вход которого соединены с третьей группой входов дешифратора, выход первого элемента ИЛИ через дифференцирующую цепочку соединен с одним из входов второго элемента ИЛИ, другие входы которого соединены с первыми выходами дешифратора, а выход с выходом устройства, входом обнулени счетчика и пусковым входом генератора импульсов , выход котррого соединен со счетным входом счетчика, второй выход которого соединен-с остановочным входом генератора импульсов 135. В этом устройстве дл формировани кодовых посылок разр д посылки передает только один двоичный разр д информации, что снижает помехоустойчивость устройства. Цель изобретени - повышение поме хоустойчивости устройства. Поставленна цель достигаетс тем что в устройство дл формировани кодовых посылок, содержащее счетчик импульсов, выходы которого соединены со входами дешифратора, первый генер тор импульсов и группу элементов ИЛИ введены управл емый делитель частоты второй генератор импульсов, преобразователь кода, регистр записи, элемент И и группы элементов И, выход первого генератора импульсов и первый выход-преобразовател кода соеди нены соответственно с первым и вторы входами элемента И, выход которого соединен с суммирующим входом счетчика импульсов, первым выход дешифра тора соединен с первым входом управл емого делител частоты, второй вхо которого соединен с выходом второго генератора импульсов, вторые выходы дешифратора соединены с объединенным первыми входами элементов И соответствующих групп элементов И, группы вторых выходов преобразовател кода соединены со вторыми входами элементов И соответствующих групп элементов И,выходы элементов И каждой группы элементов И соединены с соответствующими входами элементов ИЛИ группы элемвгитов ИЛИ, выходы которых соединены с соответствующими третьими входами управл емого делител частоты, выход которого соединен с выходом устройства, третий выход дешифратора соединен со входами сбро са счетчика импульсов и регистра записи , инфомационные входы регистра записи соединены со входами устройства , а выходы - со входами преобразовател кода. На чертеже приведена блок-схема устройства дл формировани кодовых посылок. Формирователь кодовых посылок содержит первый генератор 1 импульсов , элемент И 2, регистр 3 записи, счетчик 4 импульсов, преобразователь 5 кода, дешифратор б, группы 7 - 7 элементов И, второй генератор 8 импульсов, группу 9 элементов ИЛИ, управл емый делитель 10 частоты. Устройство дл формировани кодовых посылок работает следующим образом . В исходном состо нии регистр 3 находитс в нулевом положении, на первом выходе преобразовател 5 кода, дешифрующем нулевое положение регистра 3, имеетс сигнал, закрывающий элемент И 2, счетчик 4 импульсов также находитс в нулевом положении, на первом выходе дешифратора б, дешифрирующем -нулевое положение счетчика 4, .имеетс сигнгш, закрывающий управл емый делитель 10 частоты, на выходе устройства отсутствуют импульсы. При записи в регистр 3 кода, который должен быть передан, исчезает сигнал на первом выходе преобразовател 5 кода, осуществл ющем преобразование двоичного кода в код с другим основанием (на чертеже приведен случай преобразовани двоичного кода в четвертичный). При наличии кода в регистре 3 на одном из выходов каждой группы вторых выходов преобразовател 5 кода, соответствующей позици м разр да преобразованного кода, по витс сигнал, подготавливающий к открытию по второму входу один из элементов И каждой группы 7 элементов И. При поступлении в счетчик 4 первого импульса исчезает сигнал на первом выходе дешифратора б, открыва этим управл емый делитель 10 частоты. Одновременно по вл етс сигнал на одном из вторых выходов дешифратора 6, открыва первую группу 7 элементов И. Значение первого разр да преобразованного кода через один из элементов группы 7 элементов И пропускаетс на вход группы 9 элементов ИЛИ, и дальше на вход управл емого делител 10 частоты, на выходе которого формируетс импульс кодовой посылки, заполненный частотой, соответствующей значению передаваемого разр да преобразованного кода. Следук ций импульс генератора 1 переводит счетчик 4 импульсов в следующее положение , по вл етс сигнал на втором выходе дешифратора 6 , и на вход де- лител 10 поступает значение следующего разр да преобразованного кода. На выходе устройства будет формироватьс следующий импульс кодовой посылки, заполненный частотой, соответствующей значению следующего раз- . р да преобразованного кода. В момент по влени сигнала на третьем (управл ющем ) выходе дешифратора 6 в исходHOC положение сбрасываютс регистр 3 и счетчик импульсов, на первых выходах преобразовател 5 кода и дешифратора б по вл ютс сигналы, закрывающие соответственно элемент И 2 и управл емый делитель 10 частоты. Устройство готово к прин тию следующего кода.a stretcher containing a counter, rahlHHJe whose outputs are connected to the first group of inputs of the decoder, the second group of inputs of the decoder and the inputs of the first element OR are connected to the first inputs of the device, the second input of which is connected to the third group of inputs of the decoder, the output of the first element OR through the differentiating chain is connected with one of the inputs of the second element OR, the other inputs of which are connected to the first outputs of the decoder, and the output with the output of the device, the zeroing input of the counter and the starting input of the pulse generator, the output is connected to the counting input of the counter, the second output of which is connected to the stopping input of the pulse generator 135. In this device, to generate code parcels, the sending bit transmits only one binary bit of information, which reduces the noise immunity of the device. The purpose of the invention is to increase the interference resistance of the device. The goal is achieved by the fact that the device for generating code messages containing a pulse counter, the outputs of which are connected to the inputs of the decoder, the first generator of pulses and a group of elements OR the controlled frequency divider, the second pulse generator, the code converter, the record register, the And element and the group And elements, the output of the first pulse generator and the first code converter output are connected respectively to the first and second inputs of the And element, the output of which is connected to the summing input of the counter pulses, the first output of the decoder is connected to the first input of the controlled frequency divider, the second input of which is connected to the output of the second pulse generator, the second outputs of the decoder are connected to the combined first inputs of the elements And the corresponding groups of elements And, the second outputs of the code converter are connected to the second inputs of the elements And the corresponding groups of elements AND, the outputs of the elements AND of each group of elements AND are connected to the corresponding inputs of the elements OR of the group of elements of the OR, the outputs of which are connected enes with respective third inputs of the controllable frequency divider whose output is connected to the output device, the third output of the decoder is connected to the inputs of the pulse counter Throw ca and write register, write register infomatsionnyh inputs are connected to the inputs of the device, and outputs - to the inputs of the code converter. The drawing shows a block diagram of an apparatus for generating code sends. The shaper of the code parcels contains the first generator of 1 pulses, the element AND 2, the register 3 of the record, the counter of 4 pulses, the converter 5 of the code, the decoder b, groups 7-7 of the elements AND, the second generator of 8 pulses, the group 9 of elements OR, the controlled frequency divider 10 . A device for generating code messages operates as follows. In the initial state, the register 3 is in the zero position, at the first output of the converter 5 of the code, deciphering the zero position of the register 3, there is a signal closing element AND 2, the counter of 4 pulses is also in the zero position, at the first output of the decoder b, decrypting - zero the position of the counter 4, there is a signal that covers the controlled frequency divider 10, there are no pulses at the device output. When writing to the register 3 of the code to be transmitted, the signal disappears at the first output of the converter 5 of the code, which converts the binary code into a code with a different base (in the drawing there is a case of converting the binary code into a quarter). If there is a code in register 3 on one of the outputs of each group of second outputs of the converter 5 of the code, corresponding to the bit positions of the converted code, a signal appears that prepares one of the elements of each group of seven elements I. For opening the second input. 4 of the first pulse, the signal at the first output of the decoder b disappears, thereby opening the controlled frequency divider 10. At the same time, a signal appears at one of the second outputs of the decoder 6, opening the first group of 7 elements I. The value of the first bit of the transformed code is passed through one of the elements of group 7 elements AND to the input of group 9 elements OR, and further to the input of the controlled divider 10 the frequency at the output of which a code burst pulse is formed, filled with a frequency corresponding to the value of the transmitted bit of the converted code. Following a pulse of the generator 1, the counter 4 pulses are transferred to the next position, a signal appears at the second output of the decoder 6, and the input of the divider 10 receives the value of the next bit of the transformed code. At the output of the device, the next pulse of the code parcel will be formed, filled with the frequency corresponding to the value of the next time. p yes the converted code. At the moment when the signal appears at the third (control) output of the decoder 6, the register 3 and the pulse counter are reset to the initial position. Signals covering the first And 2 and controlled frequency divider 10 appear on the first outputs of the code converter 5 and the decoder b. The device is ready for the next code.