SU809156A1 - Устройство дл последовательногоВыдЕлЕНи ЕдиНиц из п-РАзР дНОгОКОдА - Google Patents

Description

(54) УСТРОЙСТВО ДЛЯ ПОСЛЕДОВАТЕЛЬНОГО ВЫДЕЛЕНИЯ ЕДИНИЦ ИЗ П.-РАЗРЯДНОГО КОДА

1

Изобретение относитс  к вычислительной технике и может быть использовано в схемах приоритета, в системах аппаратного контрол  средств вычислительной техники, в ассоциативных запоминающих устройствах.

Известно устройство дл  последовательного выделени  единиц из заданного п-разр дного двоичного кода, содержащее два последовательно соединенных регистра блока выделени  единиц, блок исключени  выделени  единиц, преобразователь номера выделенной единицы в двоичный код и дещифратор двоичного кода номера разр да выделенной единицы 1.

Недостатками устройства  вл ютс  его сложность, обусловленна  применением шифратора , дешифратора, а также большое количество информационных св зей, резко возрастающих с увеличением разр дности исходного кода. Сложность устройства обусловливает и его пониженную наде.жность.

Известно устройство дл  последовательности выделени  единиц из заданного п-разр дного двоичного кода, содержащее основной , вспомогательный и дополнительный регистры , выполненные на триггерах, блок выделени  единиц, выполненный в. виде однотипных  чеек, кажда  из которых состоит из элемента ИЛИ и двух элементов И 2.

Недостатками данного устройства  вл ютс  сложный режим его использовани , обусловленный тем, что дл  выделени  каждой единицы необходим повторный цикл обращени  к запоминающему устройству, хран щему исходный код, и повторна  подача исходного кода дл  выделени  второй , третьей и т. д. единиц (это одновременно приводит к снижению быстродействи  устройст0 ва), отсутствие возможности определени  (без дополнительных внешних схем)  вл етс  ли выделенна  единица последней, узкое функциональное назначение устройства и невозможность его использовани  в других задачах вычислительной техники кроме вы5 делени  единиц из п-разр дного кода.

Цель изобретени  - расширение функциональных возможностей устройства за счет выполнени  функций генератора «бегущей единицы, сдвигател  и пам ти.

Поставленна  цель достигаетс  тем, что в устройстве дл  последовательного выделени  единиц из п-разр дного кода, содержащем п разр дов, причем каждый разр д устройства содержит основной и вспомогательный триггеры, первый и второй элементы И, элемент ИЛИ, введены четвертый, п тый, шестой, седьмой и восьмой элементы И, причем в каждом разр де первый вход первого элемента И подключен к первой входной шине устройства, первый вход второго элемента И подключен ко второй входной шине устройства, выходы первого и второго элементов И соединены соответственно с первым и вторым входами основного триггера, инверсный выход основного триггера соединен с первым входом третьего элемента И, а пр мой выход - с первым входом четвертого элемента И, второй вход четвертого элемента И подключен к третьей входной, шине устройства, выходы третьего и четвертого элементов И соединены соответственно с первым и вторым входами элемента ИЛИ, выход которого соединен с первыми входа-, ми п того и шестого элементов И, вторые входы которых подключены соответственно к четвертой и п той входным шинам устройства , выход п того- и шестого элементов И соединены соответственно с первым и вторым входами вспомогательного триггера, пр мой выход которого соединен с первыми входами седьмого и восьмого элементов И, вторые входы которых подключены соответственно кшестой и седьмой входным шинам устройства, выход седьмого элемента И соединен со вторыми входами первого и второго элементов И, выход восьмого элемента И соединен с соответствующим разр дным выходом устройства, второй вход третьего элемента И первого разр да устройства Подключен к первому входу устройства, а второй вход третьего элемента И последующего разр да соединен с выходом третьего элемента И предыдущего разр да, третий вход элемента ИЛИ первого разр да устройства подключен ко второму входу устройства , а третий вход элемента ИЛИ последующего разр да соединены с выходом седьмого элемента И предыдущего разр да , выход седьмого элемента И последнего разр да устройства соединен с первым выходом устройства, второй выход которого соединен с выходом третьего элемента И последнего разр да устройства, первый и второй входы основного триггера каждого разр да соединены соответственно с первым и вторым установочными входами устройства , а первый и второй входы вспомогательного триггера каждого разр да соединены соответственно с третьим и четвертым установочными входами устройства.

На чертеже представлена функциональна  схема устройства дл  последовательного выделени  единиц из п-разр дного кода. Устройство содержит первый, второй, третий , четвертый, п тый, шестой, седьмой и восьмой элементы И 1-8, триггеры 9 основного регистра, триггеры 10 вспомогательного регистра, первую, вторую, третью, четвертую , п тую, шестую и седьмую входные

шины 11 -17 устройства, первый и второй входы 18 и 19 устройства, первый и второй выходы 20 и 21 устройства, первый, второй, третий и четвертый установочные входы 2225 устройства, разр дные выходы 26 устройства .

Устройство работает следующим образом .

1. Функци  выделени  единиц.

Первым тактом по информационным шинам 11 и 12 в основной регистр производитс  загшсь л-разр дного двоичного При использовании парафазного информационного входа предварительна  установка нулевого состо ни  основного регистра не производитс , при этом необходимость во входе 23 отсутствует. Одновре.менно с первым тактом записи кода производитс  установка вспомогательного регистра в единичное состо ние по щине 24.

Вторым тактом на щину 15 и вход 18 подаетс  сигнал разрешени , который проходит последовательно по цепи всех третьих элементов И до первой единицы в основном регистре, причем выходной сигнал третьих элементов И через элементы ИЛИ и п тые элементы И установит соответствующие триггеры вспомогательного регистра в нулевое состо ние.

Пример. Пусть все устройство имеет размерность одного байта (восемь разр дов) и подаетс  код 00010110 (будет читать его 0 слева направо). Одновременно с установкой этого кода в основном регистре, в вспомогательном регистре будет код 11111111. После подачи сигналов на входы 15 и 18 вспомогательного регистра станет 00011111. Третьим тактом с подачей сигнала на шины 12 и 16 на вспомогательном регистре фиксируетс  положение первойщ единицы 00010000 и одновременно она «гаситс  на основном регистре, т. е. остаетс  код 00000110, подготовленный дл  выделени  последующей 0 единицы.

2. Функци  генератора «бегущей единицы .

При заданных разр дах кода последовательно генерируетс  сигнал «1 на первом входе, затем на втором и т. д. до п, затем последовательность повтор етс , начина  с первого входа и т. д.

Указанна  функци  реализуетс  предлагаемым устройством, если внещней цепью соединить выход 20 со входом 22. 50 Перед началом работы в рассматриваемом режиме подаетс  сигнал установки единичного состо ни  в основном регистре-или записываетс  код из одних единиц в основной регистр по параллельны.м информационным входам.

Claims (1)

1. 5 Зате.м осуществл етс  режим выделени  единицы. На каждом третьем такте на выходе 20 будет по вл тьс  «очередна  единица . После выделени  последней единицы по выходу 20 автоматически восстановитс  состо ние всех единиц в основном регистре и работа повторитс . 3. Функци  регистра сдвига вправо (или влево). По первому такту производитс  прием исходного кода в основной регистр и одновременно сигналом по входу 25 производитс  установка вспомогательного регистра в нулевое состо ние. Вторым тактом с подачей сигналов на шины 13 и 14 производитс  передача кода из основного в вспомогательный регистр. Третьим тактом с подачей сигналов на шины 14 и 16 производитс  сдвиг кода в вспомогательном регистре. Четвертым тактом с подачей сигнала по шинам 11 и 16 производитс  запись сдвинутого вправо на один разр д кода в основной регистр. Дл  устранени  возможных гонок при операции сдвига на шины 14 и 16 подаетс  сигнал длительностью не более времени четырех задержек в элементах И, ИЛИ. Сдвиг влево на устройстве возможен в том случае, если св зь от седьмых элементов И на вход схемы ИЛИ произведена справа налево. 4.Функци  пам ти микропрограммного автомата. В микропрограммных автоматах -с различным принципом реализации комбинационных схем, например на программируемых логических матрицах, элементах И, ИЛИ, перестраиваемых средах и т. д. требуетс  дл  устранени  гонок наличи  пам ти с простой функцией передачи п-разр дного кода из одного регистра в другой с разделением во времени операций приема кода в первый регистр и передачи кода во второй регистр по специальному такту. Указанна  функци  реализуетс  устройством следующим образом. После приема кода в основной регистр передача кода на вспомогательный регистр осуществл етс  при подаче сигнала одновременно на шины 13 и 14. Съем сигналов осуществл етс  по параллельным выходам 26 при подаче сигнала н.а шину 17. 5.Функци  стековой пам ти. Достигаетс  объединение m устройств соединением .в единую шину|3 и во вторую шину 15. Разр дные выходы п-го устройства соединены с информационными входами 11 устройства . Получим стековую пам ть на 2т чисел разр дности п. После подачи п-разр дного кода на вход первого устройства сдвиг во всем стеке из 2т регистров осуществл етс  за два такта. На первом такте осуществл етс  промежуточный сдвиг внутри каждого устройства при подаче сигнала на шину 13 и 14. На втором такте осуществл етс  перепись кодов из устройства 1 в устройство 2 из устройства 2 в устройство 3 и г. и. при подаче сигнала на входы 17. Сн тие кода как и обычном стеке производитс  из его вершины, т. е. с т-го устройства. Заметим, что получивша с  стекова  пам ть обладает по сравнению с существуюшими типами стеков тем преимуществом, что одновременно позвол ет производить вышеописанные функции над 2т-числами разр дностью п, т. е. по существу  вл етс  специализированным параллельным процессором . Эффективность изобретени  заключаетс  в расширении функциональных возможностей устройства за счет выполнени  функций генератора «бегущей единицы, функций регистра сдвига, функций пам ти микропрограммного автомата и функции стековой пам ти, а также увеличение быстродействи  устройства в задаче последовательного выделени  единиц из п-разр дного кода , так как при этом не требуетс  повторна  подача исходного п-разр дного кода дл  выделени  второй, третьей и т. д. единиц. Формула изобретени  Устройство дл  последовательного выделени  единиц из п-разр дного кода, содержащее п разр дов, причем каждый разр д устройства содержит основной и вспомогательный триггеры, первый и второй элементы И, элемент ИЛИ, отличающеес  тем, что, с целью расширени  функциональных возможностей устройства за счет выполнени  функций генератора «бегущей единицы, сдвигател  и пам ти, в него дополнительного введены четвертый, п тый, щестой, седьмой и восьмой элементы И, причем в каждом разр де первый вход первого элемента И подключен к первой входной шине устройства , первый вход второго элемента И подключен ко второй входной щине устройства , выходы первого и второго элементов И соединены соответственно с первым и вторым входами основного триггера, инверсный выход основного триггера соединен с первым входом третьего элемента И, пр мой выход - с первым входом четвертого элемента И, второй вход чертвертого элемента И подключен к третьей входной щине устройства , выходы третьего и четвертого элементов И соединены соответственно с первым и вторым входами элемента ИЛИ, выход которого соединен с первыми входами ПЯТОГО и шестого элементов И, вторые входы которых подключены соответственно к четвертой и п той входным шинам устройства, выход п того и щестого элементов И соединены соответственно с первым и вторым в.ходами вспомогательного триггера, пр мой выход которого соединен с первыми входами седьмого и восьмого элементов И, вторые входы которых подключены соответственно

   к шестой и седьмой входным шинам устройства , выход седьмого элемента И соединен со вторыми входами первого и второго элементов И, выход восьмого элемента И соединен с соответствующим разр дным выходом устройства , второй вход третьего элемента И первого разр да устройства подключен к первому входу устройства, а второй вход третьего элемента И последуюш,его разр да соединен с выходом третьего элемента И предыдупд.его разр да, третий вход элемента ИЛИ первого разр да устройства подключен ко второму входу устройства, а третий вход элемента ИЛИ последующего разр да соединены с выходом седьмого элемента И предыдущего разр да, выход .седьмого элемента И последнего разр да устройства соединен с первым выходом устройства.

   второй выход которого соединен с выходом третьего элемента И последнего разр да устройства , первый и второй входы основного триггера каждого разр да соединены соответственно с первым и вторым установочными входами устройства, а первый и второй входы вспомогательного триггера каждого разр да соединены соответственно с третьим и четвертым установочными входами устройства.

   Источники информации, прин тые во внимание при экспертизе

   1Авторское свидетельство СССР № 278215, кл. G 06 F 5/02, 1970.

   2Авторское свидетельство СССР по за вке № 2504715/18-24, кл.С 06 F 5/02, 1977 (прототип).