SU807282A1 - Устройство дл делени п-разр дныхдЕС ТичНыХ чиСЕл - Google Patents

Description

(54) УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ N-РАЗРЯДНЫХ ДЕСЯТИЧНЫХ ЧИСЕЛ

Изобретение относитс  к вычисли .тельной технике и может быть использовано при построении универсальных арифметических устройств, обрабйгы-вающих двоичную и дес тичную информацию . Известно вычислительное устройст .во последовательного действи , состо  щее из преобразователей Аазо-импуль сного представлени  чисел в простран ственно-импульсное , преобразователей пространственно-импульсного представ лени  в фазо-импульсное представлени чисел,суммирующего и множительного . блоков, логической схемы и блока мик ропрограммного управлени  ;l3 . Недостатком данного устройства  в л етс  то, что при небольших Лункциональных возможност х оно обладает значительной сложностью. Наиболее близким по технической сущности к предлагаемому  вл етс  устройство дл  делени  п-разр дных дес тичйь1х чисел, содержащее дес тич ный сумматор, регистр делител , регистр хранени , регистр част-нЪго и блок управлени , содерхсащий генератор импульсов, двоичный счетчик, элемент И, элемент КБ, элементы задержки и триггер 2 . Недостатком данного устройства  вл ютс  большие затраты оборудовани  (разр дность сумматора, регистра делител  и дополнительного регистра соответствует удвоенной разр дности дес тичных операндов). Цель изобретени  - сокращение затрат оборудовани  устройства делени . Поставленна  цель достигаетс  тем, что в устройство дл  делени  п-разр дных дес тичных чисел, содержащее сумматор , регистр частного, регистр делител , регистр хранени  и блок управлени , причем блок управлени  содержит шины положительного и отрицательного знака параЛазного входа, первый, второй, третий, четвертый, питый, шестой и седьмой выходы, генератор импульсов, счетчик, первый, второй, третий, четвертыйх, п тый, .шестой и седьмой элементы И, первый элемент НЕ, первый, .второй и третий элементы задержки и триггер, причем информационный вход - сумматора соединен с информационным выходом регистра делител , информационный вход которого соедин ен с инАормационным выходом регистра хранени , первый выход блока управлени  соединен с первым управл ющем входом сумматора. второй управл ющий вход которого с -единен со вторым выходом блока управлени , парафазный выход знака сумматора соединен с парафазным входом блока управлени , третий выход которого соединен с первым управл ющим входом регистра частного, второй управл ющий вход которого соединен с четвертым -выходом блока управлени , п тый выход которого соединен с первым управл ющим входом регистра делител , второй управл ющий вход которого соединен с шестым выходом блока управлени , седьмой выход которого соединен с третьим управл ющим входом регистра частного, причем выход генератора импульсов соединен со входом счетчика и первым входом первого элемента И,, второй вход которого соединен с первым выходом счетчика, первый вход второго элемента И соединен с первыми входами третьего, четвертого, п того и шестого элементов И и с выходом генератора импульсов, выход которого соединен с первым входом седьмого элемента.И, вход первого элемента НЕ соединен со вторым выходом счетчика , а выход - со вторым входом четвертого элемента И, выходпервого элемента задержки соединен с третьим входом первого элемента И, а вход первого элемента задержки - с ййной отрицательного знака входа блока уп .равлени  и вторым входом второго эле мента И, выход которого соединен со вторым выходом блока управлени , вход второго элемента задержки соеди нен с выходом четвертого элемента И и с п тым выходом блока управлени , выход третьего элемента задержки сое динен с первым входом триггера, пр мой выход которого соединен со вторым входом седьмого элемента И, выход которого соединен с седьмым выходом блока управлени , второй вход тригге ра соединен с выходом первого элемен та И, вторые входы третьего и шестог элементов И соединены с шиной положи тельного знака входа блока управлени , а выходы третьего, п того и шестого элементов И соединены соответственно с первым, шестым и третьим выходами устройства управлени , выход второго элемента задержки соединен с четвертым выходом блока управлени , в блок управлени  введен второй элемент НЕ, причем в блоке управлени  выход первого элемента. НЕ соединен с третьими входами второго и третьего элементов И, второй вход п того элемента И под ключен ко входу третьего элемента задержки, установочному входу, второ му выходу счетчика и входу первого элемента НЕ, вход второго элемента НЕ соединен с первым выходом счетчика , а выход - с третьим входом шесто го элемента И, третий вход седьмого элемента И соединен со вторым вьтходом счетчика, а шестой выход блока управлени  соединен с управл ющим входом сдвига сумматора. Ка фиг. 1 представлена структурна  схема устройства дл  делени  п-разр дных дес тичных чисел; на фиг. 2 - структурна  схема блока управлени . Устройство содержит дес тичный румматор 1, регистр 2 частного, регистр 3 делител , регистр 4 хранени , блок 5 управлени , который содержит первый и второй выходы 6и 7, «парафазный вход 8 знака, третий, четвертый , п тый, шестой и седьмой выходы 9-13, генератор 14 импульсов, счетчик 15, первый, второй, третий, четвертый , п тый, шестой и седьмой элементы И соответственно 16-22, первый и второй 1ементы НЕ 23 и 24, первый, второй и третий элементы 25-27 задержки, триггер 28. Дес тичный сумматор 1 содержит (п +1)дес тичный разр д (где п - разр дность исходных дес тичных чисел) и имеет информационные разр дные входы, цепи сдвига на один дес тичный разр д влево с управл ющим входом сдвига, управл ющие входы сложени  и вычитани  и парафазный выход знака. Регистр 2 частного содержит п дес тичных разр дов, вход сдвига, первый управл ющий вход, поступление сигнала на который обеспечивает установку единицы в младшем двоичном р де регистра, и второй управл ющий вход, сигнал на котором обеспечивает преобразование обратного дес тичного кода, наход щегос  в младшем дес тичном разр де регистра частного, в пр мой код. - . Регистр 3 делител  содержит (п + 1) дес тичный разр д, предназначенный дл  хранени  дес тичных цифр восьмикратного делител  и дл  получени  путем делени  на два других, ему кратных , цепи делени  на два, информационные разр дные выходы, соединенные С информационными входами соответствующих дес тичных разр дов сумматора 1, информационные разр дные входы, первый управл ющий вход и управл ющий вход записи. В качестве регистра 3 делител  может быть использован преобразователь информации из дес тичной системы счислени  в двоичную. Регистр 4 хранени  содержит (п + 1) дес тичный разр д, предназначен дл  хранени  восьмикратного делител .и . имеет информационные разр дные выходы , соединенные с информационными разр дными входами регистра 3.делител . : БЛОК 5 управлени  имеет первый и второй выходы 6 и 7, соединенные соответственно с управл ющими вг одами вычитани  и сложени  сумматора 1, парафазный вход знака 8, подключенный к парафазному выходу знака сумматоpa 1, третий выход 9, подсоединенный к первому управл ющему входу регис;тра 2 частного, четвертый выход 10, соединенный.со входом .сдвига регистра 2 частного, п тый выход 11, подключенный к первому управл ющему вхо ду регистра 3, шестой выход 12, сое . диненный с управл ющим .входом записи регистра 3 и с управл ющим входом сдвига сумматора 1, седьмой выхоД 13 подсоединенный ко второму управл ющему входу регистра частного. Цлок управлени  включает генерато 14 импульсов, трехразр дный двоичный счетчик 15, имеющий счетный вход, подключенный к выходу генератора 14 импульсов, установочный вход, выход О и выход 4, первый-седьмой элементы И 16-22, причем первые входы этих элементов подключены к.выходу генератора 14 импульсов, второй вход первого элемента И соединен с выходом О счетчика 15, второй вход вто рого элемента И соединен со входом отрицательного знака блока 5 управлени , вторые входы третьего и шесто го элементов И соединены со входом поло)хительного знака блока 5 управлени , второй вход п того элемента И подключен к выходу 4 счетчика 15, выходы второго, третьего, четвертого п того, шестого и седьмого элементов соединены соответственно с выходам , 6, 11, 12, 9 и 13 блока управлели , первый и второй элементы НЕ 23 и 24, входы которых соединены соответственно с выходами 4 и О счет чика 15, выход первого элемента НЕ подключен к третьим входам второго и третьего элементов И и ко второму входу четвертого элемента И, выход второго элемента НЕ подсоединен к третьему входу шестого элемента И, пейэый, второй и третий элементы 2 3адержки, причем первый элемент задё: :кки, величина которой длительности одного такта делени , подключен между выходом отрицательного знака сумматора 1 и третьим входом первого элемента И, а второй элемент задержки подключен между выходом четвертого элемента И 19 и выходом 10 блока 5 управлени , триггер 28, выход которого подсоединен ко второму вхоНУ седьмого элемента И, первый вход к выходу первого элемента И, а второй вход через третий элемент задержки соединен с третьим входом седьмого элемента И 22, с выходом 4 и с уста новочным входом счетчика 15.. Устройство (фиг. 1) обрабатывает дес тичную информацию, представленную в коде 8-4-2-1. Деление в устройстве выполн етс  за п циклов. Каждый .цикл состоит из п ти тактов..На перBbix четырех тактах цикла определ етс  соответствующий двоичный разр д двоично-дес тичного изображени  текущей дес тичной цифры частного. На п том такте выполн етс  умножение частичного остатка на 10 за счет его сдвига на четыре двоичных разр да влево. Деление выполн етс  методом без восстановлени  остатков. Рассмотрим работу данной схемы на примере делени  дробных дес тичных чисел. В исходном состо нии в сумматоре 1 (дес тичнйх разр дах 2-(п + 1) находитс  делимое, в регистрах 3 и 4 помещен восьмикратный код делител , первый дес тичный разр д сумматора и регистр 2 установлены в нуль. Во врем  первого цикла определ етс  старший дес тичный разр д частного . На первом такте первого цикла блок 5 управлени  формирует сигналы на своих выходах 6 и 11..Сигнал с выхода б поступает на управл ющий вход вычитани  сумматора 1 и обеспечивает вычитание из делимого кода восьмикратного делител . Знак результата вычитани  поступает на парафазный вход знака блока управлени . Сигнал с выхода 11 блока управлени  поступает на первый управл ющий вход регистра 3 делител , обеспечива  деление его содержимого на два. Через врем , равное времени установки младшего разр да регистра частного 2, после сигналов на выходах б и 11 блок упревле- . НИН формирует сигнал на выходе 10, который обеспечивает сдвиг содержимого регистра 2 частного на один двоичный разр д влево. На этом выполнение первого такта заканчиваетс . Второй, третий и четвертый такты первого цикла выполн ютс  следующим образом. Если знак результата предыдущего такта в сумматоре 1 положителен, то блок 5 управлени  вырабатывает сигнал на своих выходах 6 и 9. Пр сигналу б выполн етс  вычитание содержимого регистра 3 из содержимого сумматора 1. Сигнал 9 поступает на первый управл ющий вход регистра 2 частного, обеспечива  установку единицы в его младший разр д. Если зна« Результата предыдущего такта в сумматоре 1 отрицателен, то блок 5 управлени  формирует сигнал на выхсУде 7, обеспечивающем прибавление содержимого регистра 3 к содержимому сумматора 1. Знак результата сложени -вычитани  поступает на парафазный вход 8 блока управлени . Одновременно с выполнением операции сложени -вычитани  в сумматоре 1 формируютс  сигналы на выходах 10 и 11 блока управлени . Си:;нал с выхода 11 обеспечивает деление содержимого егистра 3 на два, сигнал с выхода 10 управл ет сдвигом содержимого регистра 2 частного влево на один двочный разр д.

П тый такт первого цикла выполн етс  следующим образом.

Если на предьодущем такте цикла в сумматоре 1 получают положительный знак операции, то блок управлени  вырабатывает сигнал на выходе 9, по которому в младшем двоичном разр де регистра 2 устанавливаетс  единица . Одновременно блок управлени  формирует сигнал на выходе 12, поступающий на управл ющий вход записи регистра 3 делител  и на управл ющий вход сдвига сумматора 1 и обеспечивающий передачу в регистр 3 содержимого регистра 4 хранени , а также сдви на четыре разр да влево содержимого сумматора 1.

На этом выполнение первого цикла окончено. Второй и все последующие циклы выполн ютс  в зависимости от знака результата операции сложени вычитани  четвертого такта предыдущего цикла.

Если результат сложени -вычитани  четвертого такта предыдущего цикла в сумматоре 1 положителен, то данный цикл выполн етс  аналогично первому циклу..

Если же результат сложени -вычитани  четвертого такта предыдущего цикла окажетс  отрицательным, то данный цикл выполн етс  следующим образом ..

Все.сигнёшы блока 5 управлени  на всех п ти,тактах вырабатывдютс  аналогично первому циклу. Кроме того на п том такте данного цикла на выходе 13 блока управлени  формируетс  управл ющий сигнал, поступающий на второй управл ющий вход регистра 2 частного, по которому выполн етс  добавление кода 1010 в младший дес тичный разр д частного. Дес тичный перенос, возникающий при этом, блокируетс .

Деление считаетс  законченным по завершении п-ого цикла.

Аналогичным образом выполн етс  деление дробных дес тичных чисел.

Сигналы блока управлени , обеспечивающие выполнение операции делейи  двоично-дес тичных чисел, формируютс  следующим образом.

В исходном состо нии счетчик 15 и триггер 28 устанавливаютс  в нуль. Поэтому первому такту первого цикла соответствует потенциал на выходе О счетчика 15, низкий уровень на выход элемента НЕ 24 и высокий - на выходе элемента НЕ 23. Сигнал с генератора 14 импульсов через элементы И 1В и 1 поступает на выходы 7 и 11 блока управлени . Кроме того, сигнал с выхода элемента И 19проходит через элемент 26 задержки на выход 10 блока управлени .

Одновременно сигнал генератора 14 импульсов поступает па счетный вход счетчика 15 блока утгравлени  и обеспечивает к началу следующего такта утановку в нем кода 001. На этом выполнение первого такта заканчиваетс 

Управл ющие сигналы на втором, третьем и четвертом тактах первого цикла формируютс  следующим образом.

Если знак результата предыдущего такта в сумматоре 1 положителен, то по очередному сигналу генератора 14 импульсоч срабатывают элементы И 18 и 21, сигналы с выходов которых поступают соответственно на выходы б и 9 блока управлени . «

Если знак резу льтата-предыдущего такта в сумматоре 1 отрицателен, .то по очередному сигналу генератора 14 импульсов открываетс  элемент И 17 блока управлени , сигнал с выхода которого поступает на выход 7 блока управлени .

. /Одновременно сигнал генератора 14 импульсов проходит через элемент И 19 на выход 11 и через задержку 26 на выход 10 блока управлени . Кроме того, сигнал генератора 14 обеспечивает прибавление единицы к, содержимому счетчика 15.

К началу п того такта содержимое счетчика 15 становитс  равным100. Поэтому на выходе 4 счетчика 15 сформирует,с  сигнал, поступающий через элемент НЕ 23 и запрещающий работу на п том такте данного цикла элементов И 17-19. По сигналу Генератора 14 импульсов открываетс  элемент И 20 и,.в случае положительного знак результата предыдущего такта в сумматоре 1, пришедшего на парафазный вхо знака блока управлени , открываетс  элемент И 21, .Сигналы с выходов элементов И 20 и 21 поступают соответственно на выходы 12 к 9 блока 5 управлени . Кроме того, сигнал с выхода 4 счетчика 15 поступает на установочный вход счетчика, сбрасыва  ег содержимое, по приходу сигнала генератора импульсов 14 в нуль. Однрвременно сигнал с выхода 4 счетчика 15jпройд  через элемент 27 задержки, сбрасывает триггер 28 в нуль.

На этом выполнение первого цикла окончено.

Claims (2)

1. Второй и все последующие циклы выполн ютс  в зависимости от знака .результата, операции сложени -вычитани  четвертого такта предыдущего цикла , который запоминаетс  в триггере ,28 блока управлени . На первом такте следующего цикла, которому соответствует нулевое состо ние счетчика 15 (потенциал на выходе О счетчика) по сигналу генератора 14 импульсов, открываетс  первый элемент И 16, обеспечив, в случае отрицательного знака результата сложени -вычитани  четвертого такта предыдущего цикла, запоминание знака в триггере 28. В случае положительного знака триггер 28 остаетс  в нуле. Если знак, хран щийс:  в триггере 28, положителен, то все сигналы блока управлени  формируютс  аналогично первому циклу. Если же в триггере 28 хранитс  отрицательный знак, то кроме сигналов , вырабатываемых блоком управлени  на первом цикле, ка п том такте данного цикла по сигналу генератора 14 импульсов откроетс  элемент И 22, сигнал с выхода которого поступает на выход 13 блока управлени . Аналогичным образом в данном устройстйе может быть выполнено деление целых дес тичных чисел. В этом случае „перед началом делени  необходимо выравн ть пор дки делимого и делител  и предварительно определить число зн чащих цифр частного. Эффективность изобретени  заключа етс  в сокращении затрат оборудовани  устройства делени  за счет умень шени  разр дности дес тичного сумматора , регистра делител  и регистра хранени . Формула изобретени  Устройство дл  делени  п-разр дны дес тичных чисел, содержащее суммато регистр частного, регистр делител , регистр хранени  и блок управлени , причем блок управлени  содержит шины положительного и отрицательного знака парафазного входа ,г.ервый, второй, третий, четвертый, п тый шестой и седьмой выходы, генератор импульсов, счетчик, первый, второй, третий, чет вертый, п тый, шестой и седьмой элементы И, первый элемент НЕ, первый, второй и третий элементы задержки и триггер, причем информационный вход сумматора соединен с информационным выходом регистра делител , информаци онный вход которого соединен с инфор мационным выходом регистра хранени , первый выход блока управлени  соединен с первым управл ющим входом сумматора , второй управл ющий вход кото рого соединен со вторым выходом блока управлени , парафазный выход знака сумматора соединен с парафазным входом блока управлени , третий выход которого соединен с первым управ л ющим входом регистра частного, вто рой управл5пощий вход которого соединен с четвертым выходом блока управл НИИ, п тый выход которого соединен с первым управл ющим входом регистра делител , второй управл ющий вход которого соединен с шестым выходом блока управлени , седьмой выход которого соединен с третьим управл ющим входом регистра частного, причем ыход генератора импульсов соединен о входом счетчика и первым входом ервого элемента И, второй вход коорого соединен с первым выходом счетика , первый вход второго элемента И соединен с первыми входами третьего , четвертого, п того и шестого элеентов И и с выходом генератора импульсов , выход которого соединен с первым входом седьмого элемента И, вход первого элемента НЕ соединен со вторым выходом счетчика,, а выход со вторым входом четвертого элемента И, выход первого элемента задержки соединен с третьим входом первого элемента И, а вход первого элемента задержки - с шиной отрицательного знака входа блока управлени  и вторым входом второго элемента И,, выход которого соединен со вторым выходом блока управлени , вход второго элемента задержки соединен с. выходом четвертого элемента И и с п тым выходом блока управлени , выход третьего элемента задержки соединен с первым входом триггера, пр мой выход которого соединен со вторым входом седьмого элемента И, выход которого соединен с седьмым выходом блока управлени , второй вход триггера соединен с выходом первого элемента И, вторые входы третьего и шестого элементов И соединены с шиной положительного знака входа блока управлени , а выходы третьего , п того и шестого элементов И соединены Соответственно с первым, шестым и третьим выходами устройства управлени , выход второго элемента задержки соединен с четвертым выходом блока управлени , отличающеес  тем, что, с целью упрощени  устройства, в блок управлени  дополнительно введен второй элемент НЕ, причем в блоке управлени  выход первого элемента НЕ соединен с третьими входами второго и третьего элементов И, второй вход п того элемента И подключен ко входу третьего элемента задержки, установочному входу, второму выходу счетчика, и входу первого элемента НЕ, вход второго элемента НЕ соединен с первым выходом счетчика, а выход - с третьим входом шестого элемента И, третий вход седьмого элемента И соединен со вторым выходом счетчика, а шестой выход блока управлени  соединен с управл юидам входом сдвига сумматора. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 233296, кл, G 06 F 7/38, 1967.
2. 2.Авторское свидетельство СССР по за вке № 2357476/18-24, кл. G 06 F 7/39, 1978 (прототип).