[go: up one dir, main page]

SU798842A1 - Устройство дл контрол цифровыхблОКОВ - Google Patents

Устройство дл контрол цифровыхблОКОВ Download PDF

Info

Publication number
SU798842A1
SU798842A1 SU782617066A SU2617066A SU798842A1 SU 798842 A1 SU798842 A1 SU 798842A1 SU 782617066 A SU782617066 A SU 782617066A SU 2617066 A SU2617066 A SU 2617066A SU 798842 A1 SU798842 A1 SU 798842A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
elements
input
output
outputs
Prior art date
Application number
SU782617066A
Other languages
English (en)
Inventor
Юрий Суренович Манукян
Юлиус Александрович Джагаров
Геннадий Иванович Филатов
Сергей Виниаминович Селезнев
Original Assignee
Тбилисский Филиал Всесоюзного Научно- Исследовательского Института Метрологииим.Д.И.Менделеева
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Тбилисский Филиал Всесоюзного Научно- Исследовательского Института Метрологииим.Д.И.Менделеева filed Critical Тбилисский Филиал Всесоюзного Научно- Исследовательского Института Метрологииим.Д.И.Менделеева
Priority to SU782617066A priority Critical patent/SU798842A1/ru
Application granted granted Critical
Publication of SU798842A1 publication Critical patent/SU798842A1/ru

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Description

(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФРОВЫХ БЛОКОВ
Изобретение относитс  к устройств дл  испытани  цифровых электронных схем и предназначено дл  обнаружени  ошибок в их работе. Известны устройства дл  обнаруже ни  ошибок в работе отдельных цифровых блоков, построенные на основе сравнени  работы испытуемой схемы с эталЪнной схемой или моделью эталон ной схемы f, В качестве модели эталонной схемы используетс  специализированное вычислительное устройство, реализующее программу испытаний. Задача кон рол  цифровых блоков решаетс  в пла не создани  высокопроизводительных установок с применением ЭВМ дл  обе печени  контрол  в крупносерийном произвсадстве 2, Недостатком устройства  вл етс  сложность конструкции. Известно устройство отвечающее требОЕ1ани м по простоте конструкции и эксплуатации 3. Однако, поскольку как контролируемый блок, так и контрольное устройство собираютс  из элементов со сравнимыми надежност мй, то в принципе , сравнимы и веро тности их отказов . Целью изобретени   вл етс  повышение достоверности контрол  исправности цифровых блоков. Поставленна  цель достигаетс  тем, что в устройство дл  контрол  цифровых блоков содержащее генератор импульсов, первый кольцевой регистр сдвига, блок индикации, регистр входных комбинаций тестовых сигналов и регистр ответных реакций, выполненные в виде фотоприемной матрицы возбуждаемой посредством перфокарты , основной осветитель и группу блоков сравнени , причем выход генератора импульсов соединен со входом первого кольцевого регистра сдвиха, введены первый, второй, третий, четвертый и п тый и шестой элементы ИЛИ, первый и второй блоки контрол  кольцевого регистра сдвига, первый и второй триггеры, первый, второй и третий элементы И, переключатель режимов работы, перва , втора , треть , четверта  и п та  группы элементов ;, перва , втора  и треть  группа элементов ИЛИ, первый и второй блоки сравнени  и вспомогательный осветитель , оричем выходы первого и второго кольцевых регистров сдвигов соецинены с соответствующими входами соответствующих блоков контрол  кольцевого регистра сдвига, первый выход первого кольцевого регистра сдвига соединен с единичным входом первого триггера и первым входом первого элемента ИЛИ, второй выход первого кольцевого регистра сдвига соединен с первым входом второго элемента ИЛИ, третий выход первого кольцевого регистра сдвига соединен со вторым входами первого и второго элементоа ИЛИ,с нулевшли входами первого и, второго триггеров, единичные выходы которых соединены соответственно со вспомогательным и основным осветителем, четвертый выхо первого кольцевого регистра сдвига соединен со входом второго блока контрол  кольцевого регистра сдвига и со входом второго кольцевого регис ра сдвига, выходы которого соединены с первыми входами соответствующих элементов И первой группы, п тый выход первого кольцевого регистра сдвига соединен с единичным входом второго триггера, со вторьв и входами всех элементов И первой группы, с управл ющим входом первого блока сравнени , с первыми входами элементов И второй группы,с первыми входами элементов И третьей группы, с первыми входами элементов И четвертой и с управл ющим входом второго блока сравнени , с первыми входами элементов И п той группы, выходы элементов И первой группы соединены с первыми входами элементов ИЛИ первой группы, выходы элементов ИЛИ первой группы соединены с соответствующими управл ющими входами регистра входных комбинаций тестовых сигналов и регистра ответных реакций, выходы регистра входных комбинаций тестовых сигналов и регистра ответных реакций соединены со входами первого элемента И и третьего элемента ИЛИ, выходы которых соединены соответственно с первым и вторым входами первого блока сравнени , выходы регистра входных комбинаций тестовых сигналов соединены со вторьми входам соответствующих элементов И второй группы, выходы которьйх соединены со входами контролируемого блока, выходы контролируемого блоха соединены со вторыми входами соответствующих элементов. И третьей группы, выходы регистра ответных реакций соединены со вторыми входами соответствующих элементов И четвертой группы, выходы элементов И третьей и четвертой группы соединены соответственно с первыми входами элементов ИЛИ второй и третьей групп, выходы первого элемента ИЛИ соединены со вторыми входами элементов ИЛИ третьей группы, выход второго элемента ИЛИ соединен со вторыми входами элементов ИЛИ пер вой и второй групп,выхода элементов
или второй и третьей групп попарно соединены со входами соответствующих блоков сравнени  группы, выходы блока сравнени  группы соединен с соответствующими входами второго элемента И и четвертого элемента ИЛИ выход которого соединен с первым входом второго блока сравнени , выход второго элемента-И соединен со вторь входом второго блока сравнени , выходы блоков сравнени  группы соединены со вторыми входами элементов И п той группы, выходы которых соединены со входами п того элемента ИЛИ, четвертый выход второго кольцевого регистра сдвига соединен с первыми входс1ми третьего элемента И и шестого элемента ИЛИ, выход которого соединен с управл ющим входом генератора импульсов, выходы первого и второго блоков сравнени , третьего элемента И „и элементов И п той группы соединены со входами блока индикации, выход которого соединен с инверсным входом третьего элемента И, второй, третий, четвертый, п тый и шестой входы шестого элемента ИЛИ соединены соответственно с выходами первого блока контрол  кольцевого сдвигового регистра, второго блока контрол  кольцевого сдвигового регистра, первого блока сравнени , второго блока сравнени  и через переключатель режимов с п тым элементом ИЛИ.
Блок контрол  кольцевого регистра сдвига содержит элемент задержки, первый, второй и третий элементы ИЛИ первый .и второй триггеры, схему сравнени  и элемент И, причем четные входы группы входов блока соединены со входами первого элемента ИЛИ, нечетные входы группы входов блокасоединены со BTOpbBvj элементом ИЛИ, выходы первого и второго элементов ИЛИ соедикены соответственно с единичным входом первого триггера и с первым входом элемента И, выход которого соединен с первьм входом третьего элемента ИЛИ, второй вход которог соединен с единичным выходом начального состо ни  контролируемогокольцевого регистра сдвига, и с /установочным входс 1 второго триггера, выход третьего элемента ИЛИ соединен с нулевым входом первого триггера, единичный выход которого соединен с первым входом схемы сравнени  и со входом элемента И, управл ющий вход блока соединен со входом элемента задержки, выход г с торого соединен со счетным входом второго триггера, выход которого соединен со вторым входом схемы.сравнени , выход которой  вл етс  выходом блока.
На фиг, 1 изображена принципиаль ,на  схема предлагаемого устройства на фиг. 2 - схема включени  блока контрол  регистра; на фиг. 3 - схема включени  второго блока регистра. Устройство со,аержит .генератор 1 импульсов, первый кольцевой регистр 2 сдвига, блока 3 контрол  регистра индикатор 4 неисправности регистра, шестой элемент ИЛИ 5, первый триггер 6, первый и второй .элементы ИЛИ 7 и 8, второй триггер 9, второй кольцевой регистр/ 10 сдвига, блок 1 контрол  регистра 10, вспомогательны осветитель 12, основной осветитель 13, индикатор 14 неисправности регистра 10, элементы И 15-23, элемен ты 24-26 запрета, блок 27 регистрации неисправностей, индикатор 28 ис правности контролируемого блока, пер ва  группа элементов ИЛИ 29-31, эле менты И 32-43, фотоприемные  чейки 44-55, элементы ИЛИ 56-59, первый элемент И 60/третий элемент ИЛИ 61, втора  группа элементов И 62 и 63, контролируемый блок 64, схема 65 сравнени ,индикатор 66 неисправности фотоприемной матрицы, элементы ИЛИ 67-70, блоки. 71 и 72 сравнени  группы , четвертый элемент ИЛИ 73, второй элемент И 74, схема 75 сравнени , индикатор 76 неисправности блоков сравнени , п тый элемент ИЛИ 77 пере ключатель 78 режимов работы, второй и третий элементы ИЛИ 79 и 80, второй триггер 81 со счетным входом элемент 82 задержки, первый триггер 83, схема 84 сравнени , элемент И , первый элемент ИЛИ 86, элемент ИЛИ 87, триггер 88, .элемент ИЛИ 89, триггер 90 со счетным входом, элемент 91 задержки , схема 92 сравнени , элемент И 93, элемент ИЛИ 94. Элементы 15-17 образуют первую группу элементов И, элементы 18 и 20 - третью группу элементов И, элементы 19 и 21 - четвертую, группу элекГентов И, а элементы 22 и 23 п тую группу элементов И. Элементы 67 и 69 и 68 и 70 соответственно образуют вторую и третью группы элементов ИЛИ. Совокупность элементов 24 к 65 и 25 и 75  вл ютс  соответст венно первым и вторым блоками сравнени . Совокупность элементов 27,28, 66 и 76 составл ет блок индикации. Совокупность элементов 32, 33,36,37, 40,41,44,45,48,49,52,53,56 и 57 составл ет регистр входных комбинаций тестовых сигналов, а совокупность элементов-34,35,38,39,42,43,46,47, 50,51,54,55,58 и 59 - регистр ответных реакций. Генератор 1 импульсов соединен выходом со входом кольцевого регис ,ра 2 сдвига, содержащего шесть разр дов - п ть рабочих и один вспомогательный (нулевой разр д). Выводы всех разр дов регистра 2 и вывод генератора 1 подведены к блоку 3 контрол  регистра 2. Выход блока 3 подключен к индикатору 4 нeиcпpaвнoc ти регистра 2 и по цепи А ко входу элемента ИЛИ 5. Вывод первого разр да регистра 2 подведен к единичному входу первого триггера о, к его нулевому входу подведен вывод третьего разр да регистра 2. Выводы первого и третьего разр дов подведены также ко входам первого элемента ИЛИ 7. Вывод третьего разр да регистра 2 qpeдинен также со входом элемента ИЛИ 8 и с нулевым входом триггера 9. . Второй вход элемента ИЛИ 8 соединен со вторЕлм разр дом регистра 2. Четвертый разр д регистра 2 соединен со входом кольцевого регистра 10 сдвига с блоком 11 контрол  регистра 10. П тый разр дрегистра 2 соединен с единичным входом триггера 9. Пр мые входы триггеров 6 и 9 соединены соответственно со схемами включени  вспомогательного 12 и основного 13 осветителей. Выход блока 11 соединен с индикатором 14 неисправности регистра 10 и со входом шестого элемента ИЛИ 5. Вывод п того разр да регистра 2 подведен ко входам эле- ментов И 15-23 и по цепи -Б к инверсным входам элементов запрета 24 и 25. Ко вторым входам первой группы элементов И 15-17 подведены соответственно выводы первого, второго и третьего разр дов регистра 10. На фиг. 1 показаны, соединени  только первых трех разр дов регистра 10. Аналогично соедин ютс  со входами элементов И, соединенных вторыми входами с п тым разр дом регистра 2, все последующие разр ды регистра 10 вплоть до -1 разр да (-1 число адресных входов регистра тестов) -и разр д регистра 10 соединен с пр мым входом элемента 26 запрета и со входом элемента ИЛИ 5. Инверсный вход элемента 26 по цепи Г соединен с блоком 27 регистрации неисправностей . Выход элемента 26 соединен , с индикатором 28 исправного состо ни  контролируемого блока, выходы элементов 15-17 соединены со входами элементов ИЛИ 29-31 соответственно . Вторые входы элементов 29-31 соединены с выходом элемента ИЛИ 8. Выход элемента 29 соединен со входом группы элементов И 32-35. Аналогично выход элемента 30 соединен со входами элементов И 36-39, а выходы элемента 31 - со входами элементов И 40-43. Вторые входы элементов 32-43 соединены соответственно с фотоприемными  чейками 44-45. Ячейки 44,45,48, 49, S3 и 55 вход т в состав фотоприемной матрицы регистра входных комбинаций тестовых сигналов, а  чейки 46,47,50,51,54,55 вход т в состав фотоприемной матрицы регистра ответных реакций. На фиг. 1 изображено оборудование составл ющее первые .две строки первых трех столбцов пом нутых фотоприемной матрицы. Выход элементов И 32-43 построчно объединены элементами ИЛИ 56-59, т.е выходы элементов 32,36 и 40 соединены со входами элемента ИЛИ 56, элементы 33,37 и 41 - с элементом 57, элементы 34,38 и 42 - с элементом 58 и элементы 35,39 и 43 - с элементом 59. Кроме этого, выходы всех элементов И 32-43 подведены ко входам элемента И 60. Выходыэлементов ИЛИ 5659 подведены ко входам элемента ИЛИ 61. Выходы элементов ИЛИ 56 и 57 под ведены соответственно ко входам элементов И 62 и 63, вторые входы которых . по цепи Б соединены с выводом п того разр да регистра 2. Выходы элементов 62 и 63 подведены ко входам контролируемого блока 64. Выходы элементов 60 и 61 подведены ко входам схемы 65 сравнени , выход которо соединен с пр мым входом элемента 24 запрета, йлход элемента 24 соединен с индикато)ром 66 неисправности фотоприемной матрицы и по цепи В со входом элемента ИЛИ 5. Выход элементов ИЛИ 58 и 59 подведены соответственно ко входам элементов И 19 и 21. Выходы контролируемого блока 64 подведены ко входам элементов И. 18 и 20, Вы ходы элементов 18-21 соединены соответственно со входс1ми элементов ИЛИ 67-70. Вторые входы элементов 67 и 69 соединены с выходом элемента ИЛИ 8, а вторые входы элементов 68 и 70 соединены с выходом элемента ИЛИ 7. Выходы элементов 67 и 68 подведены ко входам блока. 71 сравнени  группы а выходы элементов 68 и 70 - ко входам блока 72 сравнени  группы. Выход блоков 71 и 72 соединены со входами элементов И 22 и 23 и со входами элемента ИЛИ 73 и элемента И 74. Выходы элементов 73 и 74 соединены со входами схемы 75 сравнени . Выходы схелш 75 соединены с пр мым входом элемента 25 запрета. Выход элемента 26 соединён с .индикатором 76 неисправности блока сравнени  и по цепи Е - со входом элемента ИЛИ 5. Выходы элементов И 22 и 23 соединены с блоком 27 регистрации неисправностей и со входами ИЛИ 77.Выход элемента 77 по цепи Д соеди нен с переключателем 78 режимов рабо ты, соед5иненном в свою очередь со вх дом элемента ИЛИ 5. Блок 3 контрол  регистра 2 (фиг.2) содержит элемент ИЛИ 79, соединенный входами с выводами нечетных разр дов регистра 2. Вспо1УЮгаГельный - нулевой разр д регистра 2 соединен со входом элемента ИЛИ 80 и со входом установки нул  триггера 81 со счетным входом. С выходом генератора 1 через элемент 82 задержки соединен счетный вход триггера 81. Выход элемента 79 соединен с единичным вхо {ДОМ триггера 83, а выход элемента 1,80 соединен с нулевым входрм тригге а 83. Пр мые выходы триггеров 81 83 соединены со входами схемы 84 равнени , выход которой по цепи А оединен со входом элемента ИЛИ 5 и индикатором 4, Пр мой выход триггеа 83 соединен также со. входом элеента И 85. Второй вход элемента 85 соединен с выходом элемента ИЛИ 86, входы которого соединены с выводами етных разр дов регистра 2. Выход элемента 85 соединен со входом элемента 80. Блок 11(фиг. З)контрол  регистра 10 аналогичен по содержанию с блоком 3 и содержит элемент ИЛИ 87входами соединенный с выводами нечетных разр дов регистра 10. Выход элемента 87 соединен с единичным входом триггера -88. Нулевой вход триггера 88 соединен с выходом элемента ИЛИ 89. Один из входов элемента 89 соединен с выводом вспомогательного нулевого разр да регистра 10. Вывод вспомогательного разр да регистра 10 соединен также со входом установки нул  триггера 90 со счетным входом . Счетный вход триггера 90 соединен через элемент 9.1 задержки с выходом четвертого разр да регистра 2. Пр мые выходы триггеров 88 и 90 соединены со входами схемы 92 сравнени , выход которой по цепи Б соединен со входом элемента 5 и с индикатором 14. Пр мой выход триггера 88 соединен также со входом элемента И 93,второй вход которого соединен с выходом элемента ИЛИ 94.Выходы элемента 94 соединены с выводами .четных разр дов регистра 10. Фотоприемна  матрица регистра входных комбинаций тестовых сигналов и регистра ответных реакций возбуждаетс , с помощью просветной перфокарты вспомогательным 12 и основным 13 осветител ми . Перфокарта выполн етс  из прозрачного материала и покрываетс  люминесцентным красителем, свечение которого возбуждаетс  светом в.спомогательного осветител  12, спектральный состав которого согласован с областью возбуждени  люминесцентного красител . Работа устройства происходит в двух режимах - Контроль и Отбраковка , осуществл емых переводом переключател  78 соответственно в положени  К и О J В режиме Контроль работа устройства происходит следующим образом. В исходном состо нии регистры 2 и 10 хран т 1 в нулевых разр дах, триггер 9 хранит 1 на пр мом выходе, а триггер 6 на пр мом выходе хранит сигнал Первый импульс генератора 1 переключит 1 в регистре 2 из нулевого разр да в первый. Сигнал 1 с первого разр да регистра 2 переключит триггер 6 в состо ние характеризующеес  наличием 1 на пр мом выходе - единичное досто ние. Благодар  этому произойдет включение вспомога тельного осветител  12, Свет освети тел  12 возбудит люминесцентное све чение перфокарты. Поскольку при это основной осветитель 13 также возбуж исходное состо ние триггера 9 - еди ничное)то все фотоприемные  чейки, фотоприемной матрицы регистров вход ных комбинаций тестовых сигналов и регистра ответных реакций окажутс  засвеченными возбуждающим их светом Если фотоприемна   чейка исправна, при засветке.на ее выходе должен по витьс  сигнал 1, Сигнал 1 С фотоприемных  чеек 44-55 (фиг. ) поступит на входы соответствукхцих элементов И 32-43. Поскольку в рассматриваемый такт сигнал на выходе элемента ИЛИ 8 - О, а элементы И 15-17 заперты сигналом О с п того разр да регистра 2, то при верной работе фо.топриемной матрицы на выхо элементов 32-43 должны наблюдатьс  сигналы О. По этой причине на выходе элементов ИЛИ 56-59,61 и элемента И 60 также должны наблюдатьс  сигналы О. Поэтому на выходе схем 65 сравнени  будет действовать сигнал О и включение индикатора 66 не произойдет. Если же на выходе хот  бы одного из элементов И 32-43 по витс  неверный сигнал 1, то по витс  и на выходе эле сигнал мента 61. На выходе же элемента И 60 будет сигнал О. Поэтому на выходе схемы 65 тоже по витс  сигнал 1, который включит индикатор 66, что сигнализирует о неисправности оборудовани  фотоприемной матрицы; При этом по цепи В на вход элемента ИЛИ 5 поступ т сигналы 1.По вившийс  в результате этого сигнал 1 на выходе элемента 5 остановит гене ратор 1. Параллельно с описанным процессом контрол  фотоприемной матрицы при включении первого разр да регистра сигнал 1 по витс  и на выходе элемента ИЛИ 7, соединенного одним из входов с выводом от первого -разр да регистра 2. Сигнал 1 с выход элемента 7 поступит на входы элемен тов ИЛИ 68 и 70, на вторые входы которых действует сигнал О с выхо дов элементов И-19 и 21 в рассматриваемом такте запертых сигналом О с п того разр да регистра 2. При это на выходе элементов 67 и 69 будут действовать сигналы О. Поэтому-на выходе блоков 71 и 72 сравнени  при их верной работе должны по витьб  сигналы 1. Благодар  этому на выходе элемента И 74 и элемента ИЛИ 73 также по витс  сигнал 1, поэтому на выходе схемы сравнени  75 будет действовать сигнал О. Если же один из блоков сравнени (71 или 72)сработает неверно, то на выходе элемента И 74 будет сигнал О и на выходе элемента ИЛИ 73 - сигнал 1 Благодар  этому на выходе схемы сравнени  75 по витс  скгнал .1, который пройдет элемент запрета 25, так как на его инверсный вход действует сигнал О и включит индикатор 76, и далее по цепи Е через элемент ИЛИ 5 остановит генератор 1. Одновременно с описанным процессом происходит и переключение блока 3, о работе которого сказано ниже. Если в результате описанных процессов неисправности Обнаружено не было, то .следующий импульс генератора 1 переключит 1 во второй разр д регистра 2. При этом сигнал 1 с вывода второго разр да через элемент ИЛИ 8 поступит на входы элементов ИЛИ 2931 и на входы элементов ИЛИ 67 и 69. Поскольку источники 12 и 14 наход тс  в возбужденном состо нии, то на оба входа элементов И 32-43 при исправных фотоприемных  чейках 44-55 действует сигнал 1. Это приводит при исправной фотоприемной матрице к по влению сигналов на выходе элементов 60 и 61 и следовательно к по влению сигналов О на выходе схемы сравнени  65. В случае если на выходе какого-либо из элементов И 32-43 отсутствует сигнал 2, то на выходе элемента И 60 по витс  сигнал О, а на выходе элемента 61 сигнал 1. В результате несовпадени  этих сигналов на выходе схемы 65 по витс  сигнал 1, который пройдет элемент 24 запрета, так как на его инверсный вход действует сигнал О с вывода п того разр да регистра 2. Сигнал 1 с выхода 24 включит индикатор 66 и по цепи В через элемент ИЛИ 5 остановит генератор 1. Параллельно с описанным процессом при включении 1 на втором разр де регистра 2 сигнал 1 по витс  на выходах элементов ИЛИ 67и 69, на выходах же элементов ИЛИ 68и 70, будет сигнал О, так как в рассматриваемый такт на выходе элемента ИЛИ 7 действует сигнал О. Таким образом,на выходе схем сравнени  71 и 72 в случае их исправности по витс  сигнал 2. В результате на выходе элементов 73 и 74 также по витс  сигнал 1, а на .выходе схемы 75 по витс  сигнал О. В случае если же на выходе хот  бы одной из схем 71 или 72 будет неверный сигнал О, то на выходе элемента 74 тоже по витс  сигнал О, Это приведет к по влению на выходе схемы 75 сигнала 1 который пройдет элемент запрета 25, так как на его инверсный вход действует сигнал О с п того разр да регистра 2. Сигнал 1 с выхода 25 включит индикатор 76 и по цепи Е через элемент 5 остановит генератор 1. Вели внутренней неисправности об наружено не бьоло, то следующий импульс re,HegaTOpa 1 переключит 1 в регистре 2. на третий разр д. Сигнал 1 с третьего разр да регистра 2 воздействует на нулевые входы триггеров 6 и 9 чем переведет их в нулевое состо ние, в результате откл чаетс  вспомогательный 12 и рабочий 13 осветители. Сигнал 1 с третьег разр да регистра 2 поступает также вход элемента ИЛИ 8 и приводит к по  влению на его выходе сигнала торый поступает на элементы 29-31 и на элементы 67 и 69. Таким образом, в рассматриваемом такте фотоприемпы  чейки 44-55 оказываютс  незасве-i ченнъФАи и на одном из входов элемен тов И 32-43 действует сигнал 1. Поэтому если в оборудовании фотоприемной матрицы нет неисправности, то на выходе элементов 60,61 и 65 будет действовать сигнал О. Если же на выходе одного из элементов 32 43 или 56-59 по витс  неверннЙ1 сигнал 1, то этот же сигнал по витс  и на вьлходе элемента 61. Это приведет к по влению сигнала 1 на выходе 65, включению индикатора 66 и остановке генератора 1. Параллельно с описанным процессо на входах 71 и 72 собираютс  несовпадающие сигналы, что приводит при исправных блоках 71 и 72 к по влению сигнала 1, на их выходах и на выходах элементов. 73 и 74.. Благодар чему на выходах схемы 75 по витс  сигнал О. В случае неверного сигнала О на выходе хот  бы одной из схем 71 и 72 на выходе элемента 74 также по витс  сигнал О, что приведет к по влению сигнала 2 на выходе элемента 75, включению индикатора 76 и остановке генератора 1, так же как и при рассмотренных выше тактах. Следующий импульс гене ратора 1 переключит 1 в регистре 2 на четвертый разр д. При этом произойдет переключение 1 в регистре 10, в нашем случае из исходного нулевого разр да в первый. Кро ме этого на выходе элементо ИЛИ 7 и 8 будут действовать сигналы О, а все фотоприемные  чейки 44-55 будут незасвечены. Поэтому при отсутствии в оборудовании фотоприемной матрицы неисправности на входах эле ментов И 32-43 будут действовать сигналы О. Поэтбму в услови х отсутстви  неисправности сигналы О будут действовать и на выходах элементов 60 н 61. и на выходе схемы 65 Если же в оборудовании имеетс  неисправность , то на выходе элемента 61 по витс  сигнал 2, которьй чер схему 65 сравнени  и элемент 23 запрета включит индикатор 66 и по цепи В через элемент 5 остановит ге нератор 1. Параллельно с этим на входах бло KOB 71 и 72 также соберутс  сигналы О. , В случае отсутстви  неисправности сигнал О повторитс  на выходах 73,74 и 75. При наличии неверного сигнала 1 на выходе одной иа схем 71 или 72 н-а выходе элемента 73 и схемы 75 по витс  сигнал 1, который включит индикатор 76 и по цепи Е и элемент 5 остановит генератор 1. Следующий импульс генератора 1 переключит 1 в п тый разр д регистра 2. При этом триггер 9 переходит в единичное состо ние, основной осветитель 13 возбуждаетс , на один из входов каждого элемента И 15-23 подаетс  сигнал 1. Сигнал 1 поступает на инверсные входы элементов 24 и 25 запрета и по цепи Б на один извходов элемента И 62 и 63.В результате этого сигналы с разр дов регистра 19 через элементы 15-17 и 29-31...-поступают на входы элементов И 32-43.Поскольку в нашем случае сигнал 1 находитс  в первом разр де регистра 10, то на входы элементов 32-35 соединенных с выходом элемента 29 будет действовать сигнал на входы элементов 36-43 сигнал 0.Благодар  этому на входы контролируемого блока 64 будет подана перва  комбинаци  тестовых сигналов, воспринимаема  через перфокарту фотоприемными  чейками 44 и 45. Отклик блока 64 через элементы 18,20,67 и 69 поступит на блоки 71 и 72 сравнени  группы. На вторые входы этих блоков через элементы 19,21 68 и 70 поступит информаци  от ответной части тестовой программы, воспринимаемой фотоприемными  чейками 46-47, вход щими в состав регистра ответных реакций. При этом в случае наличи  в блоке 64 неисправности его отклик не совпадает с ответной частью тестовой программы и на выходе соответствующего блока 71 и 72 формируетс  сигнал 1, которьй произведет соответствующее переклю .чение блока 27 регистрации неисправностей . Сигнал о регистрации неисправностей из блока 27 по цепи 1 воздействует на инверсный вход элемента 26 запрета чем блокирует возможность включени  индикатора исправного состо ни  блока 64.- Если же неисправности в блоке 64 на данной комбинации тестовых сигналов нет, то блокировка индикатора 28 не происходит . Следующий импульс генератора 1 переключит регистр 2 в исходное нулевое : состо ние и весь описанный процесс повторитс . Таким образом, через каждые п ть импульсов генератора 1 переключатс  .регистр 10 и на входы блока .64 подаютс  очередные комбинации тестовых сигналов, происходит сравнение отклика схемы 74 с ответной частью тестовой программы и регистраци  неисправностей в блоке 27. Так будет продолжатьс  до тех пор пока вс  программа проверки не буде исчерпана. После выполнени  всей программы записанной на перфокарте очередной импульс включит -й разр д регистра 10. Сигнал,., сп-го разр  регистра.10 через элемент 5 обтановит генератор 1 и включит индикатор 28 состо ни , егтти он не был блокирозан по цепи Г в процессе испыта ни  блока 64. На этом работа cxeNOi в режиме Контроль заканчиваетс . Работа в режиме Отбраковка {переключатель 78 в положении 0) отличаетс  от режима Контроль тем что при обнаружении первой же неисправности генератор 1.останавливаетс . Это происходит следующим об разом. При наличии в схеме 64 неисправности на выходе одного из бло ков 71 или 72 по витс  сигнал 1, который через элементы 22 или 23 поступит на вход элемента ИЛИ 77. Сигнал 1 с выхода 77 по цепи Д через переключатель 78 и элемент 5 остановит генератор 1. Работа блока 3 контрол  регистра 2 (фиг. 2)-происходит следукнцим образом , В исходном состо нии 1 хран ща с  в нулевом разр де регистра 2 воздействует на вход установки ну л  второго триггера 81 и через элемент ИЛИ 80 на вход установки нул  первого триггера 83. Благодар  этом триггеры 81 и 83 в исходном сдсто нии наход тс  в нулевом положении. поэтому на выходе схемы 84 сравнени  действует сигнал О. Первый импульс от генератора 1 переключит 1 в первый разр д регистра 2 и через элемент 82 задержки поступит на счетный вход второго триггера 81 чем 1ереведет его в единичное состо ние . Сигнал 1 с первого разр д регистра 2 через элемент ИЛИ 79 воздействует на единичный вход триггера 83 и переведетего,в единичное соето ние . Поскольку на схеме 84 собираютс  одинаковые сигналы, на ее выходе сохран етс  сигнал О. Длительность задержки элемента 82 подби раетс  такой, чтобы сигналы на входы схемы 84 поступали одновременно. Элемент 82 введен в схему только дл  обеспечени  названного услови . Следующий импульс переключит 1 во вто рой разр д регистра 2 и одновременно переведет триггер 81 в нулевое состо ние. Сигнал 1 со второго раз р да регистра 2 через элемент ИЛИ 86 поступит на вход элемента И 85. Поскольку на второй вход 85 действует сигнал 1 с пр мого выхода триггера 83, то на выходе 85 по витс  сигнал 1, который через элемент ИЛИ 80 поступит на вход установки нул  триг гера 83 чем переведет его в нулевое состо ние. Таким образом, каждым последукнцим импульсом генератору 1 при верном переключаем и и. регистра 2 триггеры 81 и 83 оказываютс  в одинаковом состо нии и на . схемы 84 действует сигнал .О. Если в регистре 2 с очередным импульсом генератора 1 не произойдет надлежащего переключени , то триггеры 81 и 83 окажутс  в противоположных состо ни х . Это приведет к по влению сигнала 1 на выходе схемы 84. Благодар , этому включаетс  индикатор 4 и по цепи А сигнал 1 через элемент 5 остановй.т генератор 1. Пусть, например вместо включени  второго разр да регистра 2 после первого разр да включилс  третий , в этом случае триггер 81 находитс  в нулевом состо нии, а сигнал 1 гз третьего разр да регистра 2 не изменит состо ни  триггера аз, так как поступит на его единичный вход. Поэтому на входах схемы 84 соберутс  противоположные сигналы , что приведет к по влению сигнала 1 на ее выходе, включению индикатора 4 и остановке генератора1. Работа блока И(фиг. 3J контрол  регистра 10 отличаетс  от работы блока 3 только тем, что счетный вход триггера 90 через элемент 91 задержки и вход регистра 10 соединены с выводом четвертого разр да регистра 2 от которого поступают э устрой-, ство входные сигналы. В остальном содержание и работа блока 11 идентичны с блоком 3. В случае обнаружени  неисправности в регистре 10, сигнал 1 с выхода схемы 92 включит индикатор 14 и по цепи Б через элемент 5 остановит генератор 1. Таким образом, в процессе работы устройства периодически контролируютс  на полном пере боре входных сигналов фотоприемные  чейки 44-55, элементы И 32-43 и блоки 71 и 72 сравнени . Одновременно с этим контролируетс  каждое переключение регист)ов 2 и 10. Кроме этого, косвенной проверке на рабочих комбинаци х входных сигналов подвергаетс  все остальное оборудование устройства . В св зи с чем в устройстве Повышаетс  достоверность контрол  контролируемого блока 6.4. . Формула изобретени  1. Устройство дл  контрол  цифровых блоков,, содержащее генератор импульсов , первый кольцевой регистр сдвига, блок индикации, регистр входных комбинаций .тестовых сигналов и регистр ответных реакций, выполненные в виде фотоприемной матрицы возбуждаемой посредством перфокарты, сновной освётитель и группу блоков сравнени , причем выход генератора Импульсов соединен со входом первого koльцeвoгo регистра сдвига, о т л и ( чающеес  тем, что, с целью повьдиени  достоверности контрол , в устройств.о введены первый, второй, третий, четвертый, п тый и шестой элементы ИЛИ, первый и второй блоки контрол  кольцевого регистра сдвига, первый и второй триггеры, первый, второй и третий элементы И, переклюjчaтeль режимов работы, перва , втора , треть  четверта  и п та  группа элементов Иг перва , втора  и треть  группа элементов ИЛИ, первый и второй блоки сравнени  и вспомогательный осветитель, причем выходы первого и .второго кольцевых регистров сдвигов соединены с соответствующими входами соответствующих блоков контрол  кольцевого регистра сдвига, пер вый выход первого кольцевого регистра сдвига соединен с единичным входо первого триггера и первым входрм первого элемента ИЛИ, второй выход перБсгс кольцевого регистра сдвига соединен с первым входом второго эле мента ИЛИ, третий выход первого кольцевого регистра сдвига соединен со вторыми входами первого и второго элементов ИЛИ, с нулевыми входами первого и второго триггеров, единичные выходы которых соединены соответ ственно со вспомогательным и основным осветителем, четвертый выход первого кольцевого регистра сдвига соединен со входом второго блока контрол  кольцевого регистра сдвига и со входом второго кольцевого регистра сдвига, выходы которого соединены с первыми входами соответстг вующих элементов И первой группы, п  тый выход первого кольцевого регист ра сдвига соединен с единичным входом второго триггера, со вторыми входами всех элементов И первой груп пы, с управл ющим входом первого бло ка сравнени , с первыми входами эле ментов И второй группы, с первыми входами элементов И третьей группы, с первыми входами элементами И четвертой и с управл ющим входом второ го блока сравнени , с первыми входа ми элементов И п той группы выходы элементов И первой группы соединены с первыми входами элементов ИЛИ пер вой группы, выходы элементов ИЛИ пе вой группы соединены с соответствую щими управл ющими входами регистра входных комбинаций тестовых сигнало и регистра ответных реакций, выхо.ссы регистра входных комбинаций тестовых сигналов и регистра ответных реакций соединены со входами первог элемента И и третьего элемента ИЛИ, выходы которых соединены соответственно с первым и вторым входами пер вого блока сравнени , выходы регист ра входных комбинаций тестовых сигналов соединены со вторыми входами соответствующих элементов И второй группы, выходы которых соединены со входами контролируемого блока, выходы контролируемого блока соединены со вторыми входами соответствующих элементов И третьей группы, выходы регистра ответных реакций соединены со вторыми входами соответствующих элементов И четвертой группы, выходы элементов И третьей и четвертой группы соединены соответственно с первыми входами элементов ИЛИ второй и третьей групп, выходы первого элемента ИЛИ соединены со вторыми входами элементов ИЛИ третьей группы, выход второго элемента ИЛИ соединен со вторыми входами элементов ИЛИ первой и второй групп, выходы элементов ИЛИ второй и третьей групп попарно соединены со входами соответствующих блоков сравнени  группы, выходы каждого блока сравнени  группы соединены с соответствующими входами второго элемента И и четвертого элемента ИЛИ, выход которого соединен с первым входом второго блока сравнени , выход второго элемента И соединен со вторым входом второго блока сравнени , .выходы блоков сравнени  группы соединены со вторыми входами элементов И п той группы, выходы которых соединены со входами п того элемента ИЛИ, четвертый выход второго кольцевого регистра сдвига соединен с первыми входами третьего элемента И и шестого элемента ИЛИ, выход которого соединен с управл ющим входом генератора импульсов, выходы первого и второго блоков сравнени , третьего элемента И и элементов И п той группы соединены со входами блока индикации, выход которого соединен с инверсным входом третьего элемента И, второй, третий, четвертый , п тый и шестой входы шестого элемента ИЛИ соединены соответственно с выходами первого блока контрол  кольцевого сдвигового регистра, второго блока контрол  кольцевого сдвигового регистра, первого блока сравнени , второго блока сравнени  и через переключатель режимов с п тым элементом ИЛИ. 2. Устройство по п. 1, отличающеес  тем, что блок контрол  кольцевого регистра сдвига содержит элемент задержки, первый, второй и третий элементы ИЛИ, первый и второй триггеры, схему сравнени  и элемент И, причем четные входы группы входов блока соединены со входами первого элемента ИЛИ, нечетные входы группы входов блока соединены со вторым элементом ИЛИ, выходы первого и второго элементов ИЛИ соединены соотв.етственно с единичным входом первого триггера и с первым входом элемента И, выход которого соединен с первым входом третьего элемента ИЛИ, второй вход которого CORдинен с единичным выходом iia ajrbnoio
состо ни  контролируемого кольцевого регистра сдвига, и с установочным входом второго тpиггepa выход третьего элемента ИЛИ соединен с нулевым входом первого триггера, единичный выход которого соединен с первым входом схемы сравнени - и со входом элемента-И, управл ющийвход блока соединен со входом элемента задержки , выход которого соединен со счетным входом BTOpoio триггера, выход которого соединен со вторым входом
схемы сравнени , выход которого  вл етс  выходом блока.
Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР 525900, кл. Q06 Р 11/00, 1976,
2. Авторское свидетельство СССР № 516048, кл. G Об F 15/46, 1976.
.3. Авторское свидетельство СССР по за вке 2458199/24,, кл. Q 06 Р 11/00, 1977(прототип).

Claims (2)

1. Устройство для контроля цифровых блоков,, содержащее генератор импульсов, первый кольцевой регистр сдвига, блок индикации, регистр входных комбинаций тестовых сигналов и регистр ответных реакций, выполненные в виде фотоприемной матрицы возбуждаемой посредством перфокарты, основной осветитель и группу блоков сравнения, причем выход генератора ймпульсов соединен со входом первого кольцевого регистра сдвига, ό т л и( чающееся тем, что, с целью повышения достоверности контроля, в устройство введены первый, второй, третий, четвертый, пятый и шестой элементы ИЛИ, первый и второй блоки контроля кольцевого регистра сдвига, первый и второй триггеры, первый, второй и третий элементы И, переключатель режимов работы, первая, вторая, третья, четвертая и пятая группа элементов Иг первая, вторая и третья группа элементов ИЛИ, первый и второй блоки сравнения и вспомогательный осветитель, причем выходы первого и второго кольцевых регистров сдвигов соединены с соответствующими входами соответствующих блоков контроля кольцевого регистра сдвига, первый выход первого кольцевого регистра сдвига соединен с единичным входом первого триггера и первым входам первого элемента ИЛИ, второй выход первого кольцевого регистра сдвига соединен с первым входом второго элемента ИЛИ, третий выход первого кольцевого регистра сдвига соединен со вторыми входами первого и второго элементов ИЛИ, с нулевыми входами первого и второго триггеров, единичные выходы которых соединены соответственно со вспомогательным и основным осветителем, четвертый выход первого кольцевого регистра сдвига соединен со входом второго блока контроля кольцевого регистра сдвига и со входом второго кольцевого регистра сдвига, выходы которого соединены с первыми входами соответстг вующих элементов И первой группы, пятый выход первого кольцевого регистра сдвига соединен с единичным входом второго триггера, со вторыми входами всех элементов И первой группы, с управляющим входом первого блока сравнения, с первыми входами элементов И второй группы, с первыми входами элементов И третьей группы, с первыми входами элементами И четвертой и с управляющим входом второго блока сравнения, с первыми входами элементов И пятой группы^ выходы элементов И первой группы соединены с первыми входами элементов ИЛИ первой группы, выходы элементов ИЛИ первой группы соединены с соответствующими управляющими входами регистра входных комбинаций тестовых сигналов и регистра ответных реакций, выхода регистра входных комбинаций тестовых сигналов и регистра ответных реакций соединены со входами первого элемента И и третьего элемента ИЛИ, выходы которых соединены соответственно с первым и вторым входами первого блока сравнения, выходы регистра входных комбинаций тестовых сигналов соединены со вторыми входами соответствующих элементов И второй группы, выходы которых соединены со входами контролируемого блока, выходы контролируемого блока соединены со вторыми входами соответствующих элементов И третьей группы, выходы регистра ответных реакций соединены со вторыми входами соответствующих элементов И четвертой группы, выходы элементов И третьей и четвертой группы соединены соответственно с первыми входами элементов ИЛИ второй и третьей групп, выходы первого элемента ИЛИ соединены со вторыми входами элементов ИЛИ третьей группы, выход второго элемента ИЛИ- соединен со вторыми входами элементов ИЛИ первой и второй групп, выходы элементов ИЛИ второй и третьей групп попарно соединены со входами соответствующих блоков сравнения группы, выходы каждого блока сравнения группы соединены с соответствующими входами второго элемента И и четвертого элемента ИЛИ, выход которого соединен с первым входом второго блока сравнения, выход второго элемента И соединен со вторым входом второго блока сравнения, .выходы блоков сравнения группы соединены со вторыми входами элементов И пятой группы, выходы которых соединены со входами пятого элемента ИЛИ, четвертый выход второго кольцевого регистра сдвига соединен с первыми входами третьего элемента И и шестого элемента ИЛИ, выход которого соединен с управляющим входом генератора импульсов, выходы первого и второго блоков сравнения, третьего элемента И и элементов И пятой группы соединены со входами блока индикации, выход которого соединен с инверсным входом третьего элемента И, второй, третий, четвертый, пятый и шестой входы шестого элемента ИЛИ соединены соответственно с выходами первого блока контроля кольцевого сдвигового регистра, второго блока контроля кольцевого сдвигового регистра, первого блока сравнения, второго блока сравнения и через переключатель режимов с пятым элементом ИЛИ.
2. Устройство по π. 1, отличающееся тем, что блок контроля кольцевого регистра сдвига содержит элемент задержки, первый, второй и третий элементы ИЛИ, первый и второй триггеры, схему сравнения и элемент И, причем четные входы группы входов блока соединены со входами первого элемента ИЛИ, нечетные входы группы входов блока соединены со вторым элементом ИЛИ, выходы первого и второго элементов ИЛИ соединены соответственно с единичным входом первого триггера и с первым входом элемента И, выход которого соединен с первым входом третьего элемента ИЛИ, второй вход которого соединен с единичным выходом начального 1Z 798842 состояния контролируемого кольцевого регистра сдвига, и с установочным входом второго триггера,выход третьего элемента ИЛИ соединен с нулевым входом первого триггера, единичный выход которого соединен с первым входом схемы сравнения и со входом элемента И, управляющий'вход блока соединен со входом элемента задержки, выход которого соединен со счетным входом второго триггера, выход которого соединен со вторым входом схемы сравнения, выход которого является выходом блока.
SU782617066A 1978-05-12 1978-05-12 Устройство дл контрол цифровыхблОКОВ SU798842A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782617066A SU798842A1 (ru) 1978-05-12 1978-05-12 Устройство дл контрол цифровыхблОКОВ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782617066A SU798842A1 (ru) 1978-05-12 1978-05-12 Устройство дл контрол цифровыхблОКОВ

Publications (1)

Publication Number Publication Date
SU798842A1 true SU798842A1 (ru) 1981-01-23

Family

ID=20765211

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782617066A SU798842A1 (ru) 1978-05-12 1978-05-12 Устройство дл контрол цифровыхблОКОВ

Country Status (1)

Country Link
SU (1) SU798842A1 (ru)

Similar Documents

Publication Publication Date Title
SU798842A1 (ru) Устройство дл контрол цифровыхблОКОВ
SU615492A1 (ru) Устройство дл обнаружени и диагностики неисправностей логических блоков
SU962961A1 (ru) Устройство дл обнаружени неисправностей в блоках коммутации цифровых интегрирующих структур
SU441532A1 (ru) Устройство дл обнаружени неисправностей в логических схемах
SU847322A1 (ru) Трехканальное мажоритарное устройство
SU503242A1 (ru) Устройство дл поиска неисправностей
SU1481772A1 (ru) Устройство дл фиксации неустойчивых сбоев
SU1251189A2 (ru) Устройство дл контрол полупроводниковой пам ти
SU1084911A1 (ru) Устройство дл проверки коммутационных изделий
SU1367015A1 (ru) Устройство дл контрол логических блоков
SU1215175A1 (ru) Аналого-цифровой преобразователь
SU1239688A1 (ru) Способ диагностики отказов элементов контура обратной св зи технических объектов и устройство дл его осуществлени
SU1297018A2 (ru) Устройство дл задани тестов
SU1109717A1 (ru) Устройство дл диагностики электросхем
SU1195308A1 (ru) Логический пробник
SU849572A1 (ru) Устройство дл индикации отказовВ РЕзЕРВиРОВАННыХ СиСТЕМАХ
SU703829A1 (ru) Устройство дл контрол распределител
SU410432A1 (ru)
SU703819A1 (ru) Устройство дл контрол цифровых блоков
SU903888A1 (ru) Устройство дл локализации неисправностей
SU1368921A2 (ru) Запоминающее устройство с самоконтролем
SU834771A1 (ru) Запоминающее устройство с само-КОНТРОлЕМ
SU1432612A2 (ru) Устройство дл контрол полупроводниковой пам ти
SU656076A1 (ru) Устройство дл поиска неисправностей в дискретных объектах
SU1397860A1 (ru) Устройство дл контрол многоканальной цифровой аппаратуры