SU798786A1 - Устройство дл сопр жени вычислительнойМАшиНы C ТЕРМиНАлАМи - Google Patents
Устройство дл сопр жени вычислительнойМАшиНы C ТЕРМиНАлАМи Download PDFInfo
- Publication number
- SU798786A1 SU798786A1 SU792757842A SU2757842A SU798786A1 SU 798786 A1 SU798786 A1 SU 798786A1 SU 792757842 A SU792757842 A SU 792757842A SU 2757842 A SU2757842 A SU 2757842A SU 798786 A1 SU798786 A1 SU 798786A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- bus
- block
- inputs
- Prior art date
Links
- 238000012432 intermediate storage Methods 0.000 claims description 6
- 238000003860 storage Methods 0.000 claims description 4
- 230000001960 triggered effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 101100499351 Chlorobaculum tepidum (strain ATCC 49652 / DSM 12025 / NBRC 103806 / TLS) lpd gene Proteins 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
Landscapes
- Complex Calculations (AREA)
Description
(54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ВЫЧИСЛИТЕЛЬНОЙ МАШИНЫ С ТЕРМИНАЛАМИ и выходной шиной сигнала Пуск ЭВМ устройства, группу буферных запоминающих блоков , первые входы которых подключены к третьему выходу блока управлени , а вторые входы соединены со вторым выходом коммутатора и выходной шиной идентификации устройства, первый выход и второй вход коммутатора вл ютс соотве ственно выходной шиной сигнала окончани обслуживани устройства и вход ной шиной запросов устройства, введены промежуточный запоминающий блок и блок элементов И-ИЛИ, причем первы вход промежуточного запоминающего блока соединен с третьим выходом бло ка управлени , первый выход - с третьим входом блока управлени и выход ной адресной шиной ввода ycтpoйcтвa второй выход - с выходной, числовой шиной устройства, второй вход - с третьим выходом коммутатора, а третий вход - с четвертым входом блока управлени и выходом блока элементов И-ИЛИ, вход которого подключен ко второму выходу коммутатора , а группа входов - к выходам буферных запоминающих блоков группы третьи входы которых вл ютс соответствующими входными шинами ввода устройства. Кроме того, блок управлени содержит тактовый генератор, счетчик, соединенный выходом со входом дешифратора, п ть триггеров, шесть элементов И, три элемента ИЛИ и формирователь импульсов, причем выходы перво.го, второго и тьетьего элементов И соединены с соответству ющими входами первого элемента ИЛИ, выход четвертого элемента И вл етс первым выходом блока, выход п того элемента И соединен со вторым выходом блока и первым входом первого триггера, выход которого подключен первому входу шестого элемента И, соединенного выходом через формирователь импульсов с первыми выходами четвертого и п того элементов И, вт рогО-п того триггеров и счетчика, в рой вход которого подключен к выходу тактового генератора и шине сдви га третьего выхода блока, первый вход второго элемента ИЛИ соединен с выходом третьего триггера, первым входом первого элемента И, второй вход которого вл етс четвертым вх дом блока, и с первым входом третье го элемента ИЛИ, второй вход которо го вл етс третьим входом блока, выходы второго и третьего триггера соединены соответственно с первыми входами второго и третьего элементов И и вторым и третьим входами вт рого элемента ИЛИ, выход которого подключен к первому входу тактового генератора, вторьм входом соединенного с выходом первого элемента или и вторым входом второго триггера, выход которого соединен со вторым BvonoM шестого элемента И, инверсны и пр мой выходы третьего элемента ИЛИ соединены соответственно со вторыми входами четвертого и п того элементов И, выход первого элемента И вл етс шиной приема третьего выхода блока, выходы дешифратора соединены соответственно со вторыми входами второго и третьего элементов И, второй вход третьего триггера вл етс первым входом блока , вторые входы первого, четвертого и п того триггеров соединены с соответствующими шинами второго входа блока. На фиг. 1 изображена блок-схема устройства на фиг. 2 - функциональна схема блока управлени ; на фиг. 3, 4, 5 - расположение информации в буферном и промежуточном запоминающих блоках. Устройство дл сопр жени вычислительной машины с терминалами содержит буферные запоминающие блоки (ВЗУ) 1, промежуточный запоминающий блок (ПЗУ) 2, коммутатор 3, блок 4 управлени , блок 5 элементов И-ИЛИ, входные шины б ввода, выходную шину 7 идентификации, входную шину 8 запросов , выходную шину 9 сигналаокончани обслуживани , выходную числовую шину 10 ввода, выходную адресную шину 11 ввода, шину 12 сигнала Начать ввод, входную шину 13 сигналов управлени и выходную шину 14 сигнала Пуск ЭВМ, блок 15 терминалов и ЭВМ 16, включающую центральное устройство 17 управлени , счетчик 18 команд (СчК) и сумматор 19. Каждое БЗУ 1 представл ет собой побайтовый сдвиговый регистр, рассчитанный на максимальный объем исходных данных, не требующих обработки на ЭВМ. ПЗУ 2 представл ет собой побайтовый сдвиговый регистр, рассчитанный на хранение начального адреса программы и числовой информации . Часть ПЗУ 2, отведенна под хранение адреса программы, св зана с младшими разр дами СчК 18 (адресна часть) , а часть ПЗУ 2, отведенна под хранение числовой информации , св зана с сумматором 19 числова часть). Коммутатор 3 предназначен дл определени пор дка очередности обслуживани терминалов, Устройство работает следующим образом . Дла организации взаимодействи устройства система команд ЭВМ дополнена специальными- командами ввода и управлени . По команде ввода содержимое числовой части ПЗУ 2 поступает в сумматор 19 ЭВМ. По команде управлени блок 4- управлени осуществл ет сдвиг содержимого соответствующего ВЗУ 1 и ПЗУ 2 либо на число байтов адресной части ПЗУ 2, либо на
число байтов адресной и числовой частей ПЗУ 2.
Информаци от терминалов вводитс в БЗУ 1 последовательно массивами разной длины, начальный адрес программы и числова информаци , либо только начальный адрес программы. При этом байт начального адреса программы, передаваемый первым, содержит код разделител , необходимый дл правильной расстановки информации ПЗУ 2. Информаци от терминалов, побайтно, поступает в соответствующие БЗУ 1 по шинам б независимо друг от друга. Сигнал запроса на обслуживание поступает в коммутатор 3 по шине 8 запросов, в которой вьщелено по одной цепи дл каждого терминала По сигналу запроса, либо по сигналу окончани обслуживани предыдущего запроса, на выходе коммутатора 3 образуетс код, соответствующий номеру обслуживаемого терминала, вырабатываетс соответствующий сигнал идентификации и сигнал Начать ввод. Сигнал идентификации при помощи блока 5 логически св зывает соответствующие БЗУ 1 и ПЗУ 2, образу тем самым единый сдвиговый с общими шинами сдвига. По сигналу Начать ввод блок 4 сдвигает содержимое соответствующего БЗУ 1 до чейки с кодом разделител в крайнем (по направлению сдвига) байте БЗУ 1 поступающему на вход блока 4 через блок 5 элементов И-ИЛИ. Как только на входе блока 5 по вл етс код разделител , блок 4 обеспечивает прием кода с коммутатора 3 в числовую част ПЗУ 2 и вырабатывает сигнал Пуск ЭВМ по которому константа и содержимое адресной части ПЗУ 2 поступают в СчК 18. Запись константы в СчК 18 достигаетс путем соответствующей коммутации входной логики старших разр дов СчК 18. Таким образом, обслуживание любого терминала всегда начинаетс с одной и той же программы , начальные адрес которой равен заданной константе (так как к моменту первого запуска ЭВМ в адресной части ПЗУ 2 находитс нуль).
По данной программе номер обслуживаемого терминала по команде ввода поступает в ЭВМ (так как к моменту первого запуска ЭВМ в числовой части ПЗУ 2 находитс код номера обслуживаемого, терминала) и выполн ютс программные операции подготавливающие ЭВМ к работе с данным терминалом . Если в программе осуществл етс ввод числовой информации (т. е. программа содержит команду ввода), то данна программа содержит команду управлени , по которой блок 4 осуществл ет сдвиг содержимого соответствующего БЗУ 1 и ПЗУ 2 на число байтов адресной и числовой частей ПЗУ 2.
Если в программе ввод числовой информации не осуществл етс , то данна программа содержит команду управлени , по которой блок 4 осуществл ет сдвиг содержимого соответствующего БЗУ 1 и ПЗУ 2 только на число байтов адресной части ПЗУ 2. Таким образом, блок 4 по командам управлени осуществл ет подготовку ПЗУ 2 дл передачи в ЭВМ новой порции информации . В конце программы по сигна0 лу ЭВМ свободна, блок 4, в зависимости от наличи кода разделител в крайнем байте ПЗУ 2, вырабатывает либо новый сигнал Пуск ЭВМ, либо сигнал окончани обслуживани .
5
Блок 4 управлени содержит счетчик 20, дешифратор 21, тактовый генератор 22, формирователь импульсов 23, триггеры 24-28, элементы И 29-34, элементы ИЛИ 35, 36, 37, шину 12 сигнала Начать ввод, шину 38 ПЗУ, шину
0 39 блока элементов И-ИЛИ шину 40 сдвига и шину 41 приема.
Работа блока 4 управлени конкретно рассматриваетс на примере определени координат Точки пересечени
5 двух пр мых (х).
Д.1Я решени этой задачи необходимо ввести информацию о первой пр мой (Пр 1, координаты X, V любой точки, лежащей на данной пр мой и
0 угол наклона сС) и соответствующую информацию о второй пр мой (пр п). Расположение информации в БЗУ 1 при решении данной задачи приведено на фиг. 3 (символ в скобках означает
5 код числового значени данного символа , а без скобок - код самого символа ) . В качестве разделител в данном случае используетс сигнал логической единицы в младшем разр де
0 байта кода символа, предаваемого первым.
В начальный момент триггеры 2528 и счетчик 20 наход тс в нулевом состо нии, а триггер 24 в единичном (шина установки исходного состо ни
5 не показана). По сигналу запроса на обслуживание, который в данном случае вырабатываетс при нажатии на клавишу X, коммутатор 3 логически св зывает соответствующие БЗУ 1 и
0 ПЗУ 2 и вырабатывает сигнал Начать ввод, по которому опрокидываетс триггер 26 и через элемент ИЛИ 36 запускаетс тактовый генератор 22, который вырабатывает периодическую
5 последовательность импульсов, поступающих на счетный вход счетчика 20, на шину 40 сдвига ПЗУ 2 и соответствующего БЗУ 1. Как только содержимое БЗУ 1 сдвинетс до наличи
О кода разделител в крайнем байте БЗУ 1 (см. фиг. 4, М - численное значение номера терминала), на соответствующей шине блока 5 элементов И-ИЛИ по вл етс сигнал, который
5 через элементы И 29, ИЛИ 35 останавливает тактовый генератор 22 и опрокидывает триггер 25. Кроме этого, сигнал с выхода элемента И 29 используетс как сигнал передачи кода с коммутатора 3 в числовую часть ПЗУ 2. Сигнал с выхода элемента И 34 запускает формирователь 23. Так как к моменту первого запуска ЭВМ (первый при данном обращении терминала к ЭВМ) в адресной части ПЗУ 2 находитс нуль и, следовательно, код разделител в крайнем байте ПЗУ 2 отсутствует , то дл образовани первого сигнала Пуск ЭВМ используетс триггер 26, который через элемент ИЛИ 37 разрешает прохождение сигнала с формировател 23 через элемент И .33. Сигнал с выхода формировател 23 осуществл ет установку счетчика 20, триггеров 25-28 в исходное состо ние и через элемент И 33 поступает в ЭВМ как сигнал Пуск ЭВМ, Следует отметить, что сигнал Пуск ЭВМ практически представл ет собой три сдвинутых по времени сигнала (УСТ. О СчК ЭВМ, адресна часть ПЗУ-СчК ЭВМ, и, собственно, пуск ЭВМ). Таким образом, ЭВМ приступает к выполнению программы, начальный адрес которой определ етс заданной константой. Привыполнении данной программы, после выполнени команды ввода, по команде управлени опрокидываетс триггер 27 и через элемент ИЛИ 36 запускаетс тактовый генератор 22. Как только в счетчике 20 по вл етс число, соответствующее числу байтов адресной и числовой частей ПЗУ 2 (т. е. как только выполнитс данное количество сдвигов), сигнал с выхода дешифратора 21 чере элементы И 30, ИЛИ 35 останавливает тактовый генератор 22 и опрокидывает триггер 25.
После выполнени данной программы по сигналу ЭВМ свободна, поступающему по шине 13, опрокидываетс триггер 24 и через элемент И 34 запускаетс формирователь 23, вырабатвающий новый сигнал Пуск ЭВМ. При этом разрешение на прохождение сигнала с фОЕ ировател 23 через элеме И 33 обеспечиваетс наличием кода разделител в крайнем байте ПЗУ 2, сигнал с выхода которого поступает на вход элемента И 33 через элемент ИЛИ 37. Если в данной программе команда ввода отсутствует (например программы, соответствугацие символам Пр 1, Пр П, Х), то по команде управлени опрокидываетс триггер 28. В дальнейшем работа блока 4 управлени аналогична, с той лишь разницей , что сдвиг осуществл етс на число байтов, равное адресной части ПЗУ 2. При выполнении последней (пр данном обращении терминала к ЭВМ) программы в адресной части ПЗУ 2 по вл етс нуль. В приведенном примере в адресной части ПЗУ 2 по вл етс нуль после выполнени команды управлени в программе X. Так как код разделител в крайнем байте ПЗУ 2 отсутствует , то после выполнени данной программы, по сигналу ЭВМ свободна осуществл етс запуск формировател 23, сигнал с выхода которого, клапанируемый инверсным выходом элемента ИЛИ 37, через элемент И 32 поступает в коммутатор 3 и терминалы как сигнал окончани обслуживани . Сигнал Пуск ЭВМ в данном случае не вырабатываетс и, следовательно, триггер 24 остаетс в единичном состо нии.
Приведенную схему блока 4 управлени можно значительно упростить, если часть выполн емых ею функций возложить на ЭВМ. Например, необходимое количество сдвигов можно вырабатывать непосредственно по командам управлени . Однако в этом случае увеличиваетс врем выполнени программ и, следовательно, врем ожидани обслуживани . Поэтому выбор того или иного варианта определ етс конкретной системой.
Таким образом, устройство позвол ет организовать многотерминальную систему на базе ЭВМ, не имеющей системы прерываний, с минимальными аппаратурными затратами, обеспечива одновременный обмен данными между несколькими абонентами и ЭВМ.
Claims (2)
1. Устройство дл сопр жени вычислительной машины с терминалами, содержащее коммутатор, первые вход и выход которого подключены соответственно к первым выходу и входу блока управлени , вторые вход и выход которого вл ютс соответственно входной управл ющей шиной устройства и выходной шиной сигнала Пуск ЭВМ устройства, группу буферных запоминающих блоков, первые входы которых подключены к третьему выходу блока управлени , а вторые входы соединены со вторьм выходом коммутатора и выходной шиной идентификации устройства , первый выход и второй вход коммутатора вл ютс соответственно выходной шиной сигнала окончани обслуживани устройства и входной шиной запросов устройства, отличающеес тем, что, с целью уменьшени аппаратурных затрат, в устройство введены промежуточный запоминающий блок и блок элементов И-ИЛИ, причем первый вход промежуточного запоминающего- блока соединен с третьим выходом блока управлени , первый выход - с третьим входом блока управлени и выходной адресной шиной ввода устройства, второй выход - с выходНой числовой шиной устройства, второй вход - с третьим выходом коммутатора , а третий вход - с четвертым входом блока управлени и выходом блока элементов И-ИЛИ, вход которого подключен ко второму выходу коммутатора , а группа входов - к выходам буферных запоминающих блоков группы, третьи входы которых вл ютс соответствующими входными шинами ввода устройства.
2. Устройство по п. 1, отличающеес тем , что блок управлени содержит тактовый генератор , счетчик, соединенный выходом со входом дешифратора, п ть триггеров , шесть элементов И, три элемента ИЛИ и формирователь импульсов, причем выходы первого, второго и третьего элементов И соединены с соответствующими входами первого элемента ИЛИ, выход четвертого элемента И вл етс первым выходом блока , выход п того элемента И соединен со вторым выходом блока и первым входом первого триггера, выход которрго подключен к первому входу шестого элемента И, соединенного выходом через формирователь импульсов с первыми входами четвертого и п того элементов И, второго-п того триггеров и счетчика, второй вход которого подключен к выходу тактового генератора и шине сдвига третьег выхода блока, первый вход второго элемента ИЛИ соединен с выходом третьего триггера, первым входом первого элемента И, второй вход которого вл етс четвертым входом блока, и с первым входом третьего элемента ИЛИ, второй вход которого вл етс третьим входом блока, выходы второго и третьего триггера соединены соответственно с первыми входами второго и тьетьего элементов И и вторым и третьим входами второго элемента ИЛИ, выход которого подключен к первому входу тактового
0 генератора, вторым входом соединенного с выходом первого элемента ИЛИ и вторым входом второго триггера, выход которого соединен со вторым входом шестого элемента И, инверсs ный и пр мой выходы третьего элемента ИЛИ соединены- соответственно со вторыми входами четвертого и п того элементов И, выход первого элемента И вл етс шиной приема третьего выхода блока, выходы дешифратора сое0 динены соответственно со вторыми входами второго и третьего элементов И, второй вход третьего триггера вл етс первым входом блока, вторые входы первого, четвертого и п того
5 триггеров соединены с соответствующим : шинами второго входа блока.
Источники информации, прин тые во внимание при экспертизе
1.Авторское свидетельство СССР
0 № 368607, кл. G 06 F 15/00, 1970.
2.Авторское свидетельство СССР № 399864, кл. G 06 F 13/00, (прототип).
/г,
/г г/г
фуг./
50 f3
1i
}3 Фиг. г
(-i
(Y)
(}
Пр I
(Y)
Х
м
Пр1
.()
Пр ж
т
Фиг. 5
Фиг. 4
(х
(Y)
()
(Риг.-S
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792757842A SU798786A1 (ru) | 1979-04-24 | 1979-04-24 | Устройство дл сопр жени вычислительнойМАшиНы C ТЕРМиНАлАМи |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792757842A SU798786A1 (ru) | 1979-04-24 | 1979-04-24 | Устройство дл сопр жени вычислительнойМАшиНы C ТЕРМиНАлАМи |
Publications (1)
Publication Number | Publication Date |
---|---|
SU798786A1 true SU798786A1 (ru) | 1981-01-23 |
Family
ID=20824176
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792757842A SU798786A1 (ru) | 1979-04-24 | 1979-04-24 | Устройство дл сопр жени вычислительнойМАшиНы C ТЕРМиНАлАМи |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU798786A1 (ru) |
-
1979
- 1979-04-24 SU SU792757842A patent/SU798786A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3618037A (en) | Digital data communication multiple line control | |
US4674033A (en) | Multiprocessor system having a shared memory for enhanced interprocessor communication | |
US3815099A (en) | Data processing system | |
US4658349A (en) | Direct memory access control circuit and data processing system using said circuit | |
US5155810A (en) | Dual FIFO peripheral with combinatorial logic circuitry | |
EP0051794B1 (en) | Distributed-structure message switching system on random-access channel for message dialogue among processing units | |
US3949380A (en) | Peripheral device reassignment control technique | |
US3419852A (en) | Input/output control system for electronic computers | |
US3376554A (en) | Digital computing system | |
EP0017988A1 (en) | Multiplex interface circuit connecting a processor to a synchronous transmission means | |
US3623022A (en) | Multiplexing system for interleaving operations of a processing unit | |
GB2085624A (en) | A coupling equipment for the control of access of data processors to a data line | |
SU798786A1 (ru) | Устройство дл сопр жени вычислительнойМАшиНы C ТЕРМиНАлАМи | |
US3551894A (en) | Serial cross-bar bussing system | |
US3266024A (en) | Synchronizing apparatus | |
US4053947A (en) | Method and apparatus for executing sequential data processing instructions in function units of a computer | |
EP0185093B1 (en) | Data transfer equipment | |
US6678766B1 (en) | Synchronous communication bus and process for synchronous communication between circuit modules | |
JPS6217779B2 (ru) | ||
US4023145A (en) | Time division multiplex signal processor | |
JPS63138837A (ja) | 車両用制御装置の通信システム | |
US3710326A (en) | Preferential offering signal processing system | |
US3274560A (en) | Message handling system | |
JPS634216B2 (ru) | ||
SU962904A1 (ru) | Устройство дл сопр жени |