[go: up one dir, main page]

SU788378A1 - Device for checking "1 from n" code - Google Patents

Device for checking "1 from n" code Download PDF

Info

Publication number
SU788378A1
SU788378A1 SU792717885A SU2717885A SU788378A1 SU 788378 A1 SU788378 A1 SU 788378A1 SU 792717885 A SU792717885 A SU 792717885A SU 2717885 A SU2717885 A SU 2717885A SU 788378 A1 SU788378 A1 SU 788378A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
code
output
inputs
signal
Prior art date
Application number
SU792717885A
Other languages
Russian (ru)
Inventor
Александр Давидович Эпштейн
Анна Владимировна Хволес
Original Assignee
Государственный научно-исследовательский институт теплоэнергетического приборостроения "НИИтеплоприбор"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Государственный научно-исследовательский институт теплоэнергетического приборостроения "НИИтеплоприбор" filed Critical Государственный научно-исследовательский институт теплоэнергетического приборостроения "НИИтеплоприбор"
Priority to SU792717885A priority Critical patent/SU788378A1/en
Application granted granted Critical
Publication of SU788378A1 publication Critical patent/SU788378A1/en

Links

Landscapes

  • Selective Calling Equipment (AREA)

Description

(54) УСТРОЙСТВО КОНТРОЛЯ КОДА «1 ИЗ п(54) DEVICE CONTROL CODE "1 OF p

II

Изобретение относитс  к автоматике и может быть использовано дл  проверки дешифраторов , распределителей и др.The invention relates to automation and can be used to test decoders, distributors, etc.

Известно устройство, содержащее регистр кода операций, дешифратор, триггер четкости , элементы И, ИЛИ 1.A device is known that contains a register of an operation code, a decoder, a definition trigger, AND, OR 1 elements.

Недостаток устройства - значительные затраты оборудовани .The disadvantage of the device is a significant cost of equipment.

Наиболее близким техническим решением к предлагаемому  вл етс  устройство, содержаш.ее элементы И, ИЛИ, НЕ, в том числе п/з трехвходовых узлов выделени  разрешенных комбинаций, кажда  из которых соединена с предыдущей цепью обратной св зи, а выходы узлов с выходным элементом ИЛИ, выход цепи обратной св зи первого узла выделени  через инвертор подключен к выходному элементу ИЛИ, причем в узле выделени  разрешенных комбинаций входы первого и второго элемента ИЛИ подключены к входной клемме, второй вход первого элемента ИЛИ и вход третьего элемента ИЛИ ко второй клемме, вход четвертого элемента ИЛИ и второй вход второго элемента ИЛИ к третьей клемме, выходы первого и четвертого элемента ИЛИ соединены параллельно с собирательного элемента ИЛИThe closest technical solution to the present invention is a device containing AND, OR, NOT elements, including three-input three-input allocation nodes for allowed combinations, each of which is connected to the previous feedback circuit, and outputs of nodes with an output element OR , the output of the feedback circuit of the first selection node through an inverter is connected to the output element OR, and in the selection node of the allowed combinations, the inputs of the first and second element OR are connected to the input terminal, the second input of the first element OR and the third input of the OR gate to the second terminal, the fourth input of the OR element and the second input of the second OR gate to the third terminal, outputs of first and fourth OR gate connected in parallel with the collecting member OR

дл  формировани  сигнала обратной св зи и со входами выходного элемента И, а выходы второго и третьего элемента ИЛИ соединены с входами второго элемента И, причем вход цепи обратной св зи образован соединением свободных входов третьего и четвертого элемента ИЛИ 2.to form a feedback signal and with the inputs of the output element AND, and the outputs of the second and third element OR are connected to the inputs of the second element AND, the input of the feedback circuit is formed by connecting the free inputs of the third and fourth element OR 2.

Недостатки известного устройства - сложность и отсутствие возможности отключени  контрол  отсутсгви  в коде сигнала «1.The disadvantages of the known device are the complexity and the inability to disable the monitoring of the absence of the signal in the code "1.

Цель изобретени  - упрощение и расширение функциональных возможностей, заключающиес  в контроле отсутстви  единичных сигналов.The purpose of the invention is to simplify and extend the functionality, which is to control the absence of single signals.

Поставленна  цель достигаетс  тем, что в устройстве, содержащем п-2 элемента ИЛИ The goal is achieved by the fact that in the device containing p-2 elements OR

Claims (2)

15 п - 1 элементов И, элемент ИЛИ-НЕ, выходной элемент ИЛИ, входы которого соединены с выходами элементов ИЛИ-НЕ и И, а выход  вл етс  выходом устройства, входы i-oro элемента ИЛИ соединены с выходом i-1 -ого элемента ИЛИ и входом i + 1 -ого разр да кода i 2, п-2; входы первого элемента ИЛИ соединены с входами первого элемента И и с входами первого и второго разр дов кода, а выход п-2-ого с первьш входом элемента ИЛИ-НЕ, второй вход которого подключен к управл ющему входу устройства, а третий к входу п-ого разр да кода, входы j-oro элемента И соединены с выходом j - 1-го элемента ИЛИ и входом J-f 1-ого разр да кода j 2, п-1. На чертеже представлена схема предлагаемого устройства контрол  кода «1 из п дл  случа  п 5. Схема содержит двухвходовые элементы ИЛИ 1-3, трехвходовой элемент ИЛИ-НЕ 4, вход 5 управлени  режимом контрол ; входы 6-10 контролируемого кода, двухвходовые элементы И 11 -14, многовходовой элемент ИЛИ 15, выход 16 устройства. Предлагаемое устройство контрол  кода «1 из п работает следующим образом. Контролируемый код (в данном случае 5 разр дов) параллельно поступает на входы 6-10. Если в этом коде содержитс  более одной «1, то на входах, по крайней мере, одного из элементов 11 -14 совпадут два сигнала «2, и такой же сигнал по витс  на выходе элемента И, т.е. на входе элемента 15 и, следовательно, на его выходе 16. При наличии только одного сигнала «1 в контролируемом коде ни на одном из элементов 11 -14 совпадени  не будет и на их выходах будут присутствовать сигналы «О. В то же врем  на одном из входов элемента 4 будет сигнал «1, поэтому на его выходе будет иметь место сигнал «О. Вследствие этого на выходе 16 элемента 4 сигнал «1 будет отсутствовать. В некоторых случа х необходимо контролировать и полное отсутствие сигналов «1 в провер емом коде. В других случа х, например при контроле стробируемых дещифраторов , така  проверка должна быть исключена . С учетом этих требований в предлагаемом устройстве предусмотрен вход 5 управлени  режимом контрол . Если на этот вход подан сигнал «1, то на выходе элемента 4 независимо от состава кода присутствует сигнал «О и устройство не обнаруживает отсутствие сигналов «1 в контролируемом коде. При подаче на вход 5 сигнала «О устройство обнаруживает отсутствие сигналов «2 в контролируемом коде, так как в этом случае на входы элемента 4 не поступает ни одного сигнала «1 и с выхода элемента 4 на элемент 15 передаетс  сигнал «2, поступающий затем на выход 16. Включение режима контрол  отсутстви  «1 в контролируемом коде не мен ет работы устройства: при наличии в контролируемом коде только одной «1 и при наличии в нем более одного сигнала «1. Таким образом, использование меньщего числа логических схем и соединений между ними, возможность отключени  контрол  отсутстви  «1 в контролируемом коде обеспечивают упрощение и расщирение функциональных возможностей. Формула изобретени  Устройство контрол  кода «1 из п, содержащее п-2 элемента ИЛИ, п-1 элементов И, элемент ИЛИ-НЕ, выходной элемент ИЛИ, входы которого соединены с выходами элементов ИЛИ-НЕ и И, а выход  вл етс  выходом устройства, отличающеес  тем, что, с целью упрощени  и расщирени  функциональных возможностей, заключающихс  в контроле отсутстви  единичных сигналов, входы i-oro элемента ИЛИ соединены с выходом i-1-ого элемента ИЛИ и входом i +1-ого разр да кода i 2, п-2; входы первого элемента ИЛИ соединены с входами первого элемента И и с входами первого и второго разр дов кода, а выход п-2-ого с первым входом элемента ИЛИ-НЕ, второй вход которого подключен к управл ющему входу устройства, а третий к входу п-ого разр да кода, входы j-oro элемента И соединены с выходом j - 1-ого элемента ИЛИ и входом J +1-ого разр да кода , п-1. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 408310, кл. G 06 F 11/00, 1972. 15 p - 1 elements AND, element OR-NOT, output element OR, whose inputs are connected to the outputs of the elements OR-NOT and AND, and the output is the output of the device, the inputs of the i-oro element OR are connected to the output of the i-1-th element OR and the input of the i + 1 th digit of the code i 2, p-2; the inputs of the first element OR are connected to the inputs of the first element AND and the inputs of the first and second bits of the code, and the output n-2nd with the first input of the element OR-NOT, the second input of which is connected to the control input of the device, and the third to the input n -th bit of the code, the inputs of the j-oro element AND are connected to the output j of the 1st element OR and the input Jf of the 1st bit of the code j 2, n-1. The drawing shows the scheme of the proposed code control device "1 of p for case n 5. The circuit contains two-input elements OR 1-3, a three-input element OR-NOT 4, input 5 controls the control mode; inputs 6-10 controlled code, two-input elements AND 11-14, multi-input element OR 15, output 16 of the device. The proposed control device code "1 of p works as follows. The controlled code (in this case, 5 bits) in parallel is fed to the inputs 6-10. If this code contains more than one "1, then the inputs of at least one of the elements 11-14 will match two signals 2, and the same signal will appear at the output of the element I, i.e. at the input of element 15 and, therefore, at its output 16. If there is only one signal "1 in the monitored code, none of the elements 11-14 will match and the signals" O will be present on their outputs. At the same time, at one of the inputs of element 4 there will be a signal “1, therefore at its output there will be a signal“ O. As a consequence, the output 16 of element 4, the signal "1 will be absent. In some cases, it is necessary to control the complete absence of "1" signals in the code being checked. In other cases, for example when monitoring gated decipherors, such a check should be excluded. With these requirements in mind, the proposed device has an input 5 for controlling the monitoring mode. If the signal “1” is applied to this input, then at the output of element 4, regardless of the code composition, the signal “O” is present and the device does not detect the absence of signals “1” in the monitored code. When the signal “O” is input to input 5, the device detects the absence of signals “2 in the monitored code, since in this case no signal“ 1 ”arrives at the inputs of element 4, and the signal“ 2 is transmitted from the output of element 4 to element 15 ” output 16. The inclusion of the monitoring mode “1” in the monitored code does not change the operation of the device: if there is only one “1 in the monitored code and if there is more than one“ 1 ”signal in it. Thus, the use of a smaller number of logic circuits and connections between them, the ability to disable the control of the absence of “1 in the controlled code provide simplified and expanded functionality. Claims A code control device "1 of p, containing p-2 of the OR element, p-1 of the AND element, the OR-NOT element, an output OR element, whose inputs are connected to the outputs of the OR-NOT and AND elements, and the output is the output of the device characterized in that, in order to simplify and extend the functionality involved in monitoring the absence of single signals, the inputs of the i-oro element OR are connected to the output of the i-1-element OR and the input i + 1-th of the code i 2, p-2; the inputs of the first element OR are connected to the inputs of the first element AND and the inputs of the first and second bits of the code, and the output of the n-2nd with the first input of the element OR-NOT, the second input of which is connected to the control input of the device, and the third to the input of n -th bit of the code, the inputs of the j-oro element AND are connected to the output j of the 1st element OR and the input J + the 1st digit of the code, n-1. Sources of information taken into account in the examination 1. USSR author's certificate number 408310, cl. G 06 F 11/00, 1972. 2.Авторское свидетельство СССР № 284040, кл. Н 03 К 13/32, 1968.2. USSR author's certificate number 284040, cl. H 03 K 13/32, 1968. 66 7ff87ff8 9 s Ю fs159 s fs15 f6f6 1515
SU792717885A 1979-01-29 1979-01-29 Device for checking "1 from n" code SU788378A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792717885A SU788378A1 (en) 1979-01-29 1979-01-29 Device for checking "1 from n" code

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792717885A SU788378A1 (en) 1979-01-29 1979-01-29 Device for checking "1 from n" code

Publications (1)

Publication Number Publication Date
SU788378A1 true SU788378A1 (en) 1980-12-15

Family

ID=20807329

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792717885A SU788378A1 (en) 1979-01-29 1979-01-29 Device for checking "1 from n" code

Country Status (1)

Country Link
SU (1) SU788378A1 (en)

Similar Documents

Publication Publication Date Title
SU788378A1 (en) Device for checking "1 from n" code
US3652988A (en) Logical system detectable of fault of any logical element therein
JPS55153188A (en) Memory unit
SU1103373A1 (en) Majority-redundant device
SU497583A1 (en) Number Comparison Device
SU799011A1 (en) Storage
SU960775A2 (en) Multi-channel device for dc voltage stabilizing
SU839060A1 (en) Redundancy logic device
SU1621199A1 (en) Majority-redundancy device
SU1091167A1 (en) Device for checking pulse sequence source
SU1032602A1 (en) Three-channel redunancy device
SU798847A1 (en) Adaptive multichannel redundancy device
SU1037234A1 (en) Data input device
SU1236474A2 (en) Control device
SU970348A1 (en) Pneumatic data logger
SU1238245A1 (en) Self-checking device for checking code
SU943980A1 (en) Device for monitoring n-channel control system of gate-type converter
SU622085A1 (en) Arrangement for monitoring "2 from n" code
SU750738A1 (en) Device for monitoring counter operation
SU1045395A1 (en) Polyfunctional logical module
SU1603367A1 (en) Element of sorting network
SU1221719A1 (en) Aperiodic indicator
SU444190A1 (en) Apparatus for calculating ordered selection functions
SU769493A1 (en) Device for diagnosis of faults of discrete objects
SU602939A1 (en) Information shifting arrangement