Claims (2)
Достигаетс это тем, что в известное устройство , содержащее источник эталонного тока, первый и второй выходы которого соединены с первым, вторым и соответственно третьим, четвертым входными зажимами усфойства, первый блок сравнени , первый и второй выходы которого соединены с первым и вторым входом дешифратора, а его первый и второй входы соединены с первым и вторым выходами источника эталонных напр жений, введены второй блок сравнени , блокуправлени , первый и второй ключи и блок задержки, причем первые входы первого и.второго ключей соединены соответственно с первым и вторым выходами источника эталонного тока, вторые входы первого и второго ключей соединены с первым выходом блока управлени и входом блока задержки, а выходы первого и второго ключей соединены с третьим входом первого блока сравнени и соответственно с общей шиной и четвертым входным зажимом устройства, третий входной зажим, которого соединен с третьим входом первого блока сравнени и первым входом второго блока сравнени , второй и третий входы которого соединены с третьим и четвертым выходами источника эталонных напр жений, а первый и второй выходы соединены с третьим и четвертым входами дешифратора , п тый вход которого соединен с выходом блока задержки, авыход дешифратора соединен с первым входом блока управлени . На фиг. 1 приведена блок-схема устройства; на фиг. 2 - диаграмма логических состо ний блоков устройства. Устройство содержит блок управлени 1, входные зажимы 2, 3, 4 и 5, источник эталонн го тока 6, ключи 7 и 8, блоки сравнени 9 и блок задержки 11, дешифратор 12 и источник эталонных напр жений (не показан). Устройство работает следующим образом. При отсутствии контролируемого издели 13 и сигнала запуска Т устройство находитс в ис ходном состо нии. Сигнал запуска Т формируетс блоком (на чертеже не показан), осущест вл ющим подсоединение контролируемого изде ли 13 к входным зажимам 2-5 устройства. В исходном состо нии ключи 7 и 8 разомкнуты и блок управлени 1 формирует сигнал F8 ГОТОВ, по которому происходит подсоедине (ше очередного контролируемого издели 1,3 к входным зажимам 2-5 и подаетс сигнал запуска Т. Допусковой контроль сопротивлени контролируемого издели 13 ocyщecтвл etc путем одновременного сравнени в блоках сравнени 9 и 10 напр жени U , падаюи1его на нем при протекании тока от источника этaлo шoгo тока 6, с эталонными напр же ш ми , , Ug , Ug.. Эталонные напр жени вырабатываютс источником эталонных напр жений . Эталонные напр жени U. и U соответствуют зaдaнF ым предельно-допустимым значени м сопротивлени контролируемого издели 13, а Ug., и Ug. - выбранным минималыш возможному (короткое замыкание) и максимально-возможному (обрыв) значени м сопротивлени контролируемого издели 13. В зависимости от соотношени напр жений U и U , и. , и устройство выдает результат контрол в виде логических сигналов согласно диаграмме логических состо ний (см.фиг. 2). После подсоединени к входным зажимам 2-5 контролируемого издели 13 и сравнени в блоках сравнени 9 и 10 его сопротивлени с заданными граничными значени ми изменитс логическое состо ние сигналов А.В.С.Д, поступающих с выходов блоков сравнени 9 и 1 на соответствующие входы дешифратора 12. При этом выключаютс сигналы FI, F8 и устро ство выдает одю) из четырех следующих результатов контрол : МКНЫНЬ () НОРМА (), БОЛЫ111- (F4 1), ОБРЫВ () или выдает сигнал СЬОЙ (). Сигнал F9 СБОЙ на выходе дешифратора 12 по вл етс когда логические состо ни блоков устройства не соответствуют диаграмме логических состо ний. Если после подсоединени очередного контролируемого издели 13, хот бы один из зажимов 2-5 не контактирует с ним, то устройство будет находитьс в исходном состо нии (так как при этом U ( U.) вплоть до включени сигнала Т. Сигнал Т 1 выключит сигнал F8.H включит сигаал Е (), так как в этот момент сигнал F1 1, который замыкает ключи 7, 8 и через блок задержки 11 поступает на дешифратор 12. Сигаал Е запоминаетс блоком управлени 1 до момента выключени сигнала Т, т.е. до момента отсоединени контролируемого издели 13. Врем задержки сигнала Е в блоке задержки 11 должно быть меньше, чем врем , необходимое дл замыкани ключей 7, 8 и установлени состо ни блоков сравнени 9 и 10. С другой стороны это врем задержки должно быть достаточным дл обеспечени устойчивого переключени сигнала Е в состо ние логической 1 и исключени возможности по влени ложного сигнала СБОЙ. В двухзажимной схеме измерени при тех же возможных соотношени х напр жений Uo и U , эТт -эт Ug. устройство выдает один из следующих результатов контрол : КОРОТКОЕ ЗАМЫКАНИЕ (), МЕНЬШЕ (), НЕТ КОНТАКТА () или сигнал СБОЙ. Устройство обеспечивает высокую достоверность контрол и обладает р дом преимуществ за счет расширений его функциональных возможностей . Формула изобретени Устройство дл допускового контрол сопротивлений , содержащее источник эталонного тока , первый и второй выходы которого соединены с первым и вторым соответственно и третьим, четвертым входными заЯсимами устройства , первый блок сравнени , первый и второй выходы которого соединены соответственно с первым и вторым входом дешифратора, а первый и второй входы которого соединены с первым и вторым выходами источника эталонных напр жений, отличаю щеес тем, что, с целью повышени достоверности контрол и расширени функциональных возможностей в него введены второй блок сравнени , блок управлени , первый и второй ключи И блок задержки, причем первые входы первогои второго ключей соединены соответственно с первым и вторым выходами источника эталонного тока, вторые входы первого и второго ключей соединены с первым выходом блока управлени и входом блока задержки, а выходы первого и второго ключей соединены с .третьим входом первого блока сравнени и соответственно с общей шиной и четвертым входным зажимом устройства, третий входной зажим которого соединен с третьим входом первого блока сравнени и первым входом второго блока сравнени , второй и третий входы которого соединены с третьим и четвертым выходами источника уГалонных напр жений, первый и второй выходы соединены с третьим и четвертым входами дешифратора, п тый вход которого соединен с выходсУм блока задержки, а выход которого соединен с первым. входом блока управлени .This is achieved by the fact that in a known device containing a source of reference current, the first and second outputs of which are connected to the first, second and respectively third and fourth input terminals of the device, the first comparison unit, the first and second outputs of which are connected to the first and second decoder inputs, its first and second inputs are connected to the first and second outputs of the source of reference voltages, the second comparison unit, the control unit, the first and second keys and the delay unit are entered, with the first inputs of the first and second keys connected to the first and second outputs of the reference current source respectively, the second inputs of the first and second keys are connected to the first output of the control unit and the input of the delay unit, and the outputs of the first and second keys are connected to the third input of the first comparison unit and respectively to the common busbar and fourth input terminal device, the third input terminal, which is connected to the third input of the first comparison unit and the first input of the second comparison unit, the second and third inputs of which are connected to the third and fourth outputs of the source the reference voltage, and the first and second outputs are connected to the third and fourth inputs of the decoder, the fifth input of which is connected to the output of the delay unit, the output of the decoder is connected to the first input of the control unit. FIG. 1 shows a block diagram of the device; in fig. 2 is a diagram of the logical states of the device blocks. The device contains a control unit 1, input terminals 2, 3, 4 and 5, a source of reference current 6, keys 7 and 8, comparison units 9 and a delay unit 11, a decoder 12 and a source of reference voltages (not shown). The device works as follows. In the absence of the monitored product 13 and the start signal T, the device is in the initial state. The trigger signal T is formed by a block (not shown in the drawing) connecting the monitored product 13 to the input terminals 2-5 of the device. In the initial state, the keys 7 and 8 are open and the control unit 1 generates a signal F8 READY, which is connected (the next controllable product 1.3 to input terminals 2-5 and a start signal T is given. Admission control of resistance of the item being monitored 13 octop etc by simultaneously comparing in the blocks of comparison 9 and 10 the voltage U, falling on it when the current flows from the source of the reference current 6, with the reference voltage, Ug, Ug .. The reference voltages are generated by the source of reference voltages. Reference voltages Well Ui and U correspond to the specified maximum allowable resistance values of the monitored product 13, and Ug., and Ug. to the minimum possible (short circuit) and maximum possible (open) resistance values of the monitored product 13. the ratios of the voltages U and U, and., and the device outputs the result of the control in the form of logical signals according to a diagram of logical states (see Fig. 2). After connecting to the input terminals 2-5 of the monitored product 13 and comparing in the comparison blocks 9 and 10 of its resistance with the given boundary values, the logical state of the ABC signals coming from the outputs of the comparison blocks 9 and 1 to the corresponding inputs will change decoder 12. At the same time, the signals FI, F8 are turned off and the device issues an ode) of the following four control results: TURN () NORMAL (), BOLY111- (F4 1), OPEN () or gives a signal SOOY (). The F9 FAIL signal at the output of the decoder 12 appears when the logical states of the device blocks do not correspond to the logical state diagram. If, after connecting the next monitored product 13, at least one of the clips 2-5 does not contact with it, the device will be in the initial state (since at the same time U (U.) until the signal T is turned on. The signal T 1 will turn off the signal F8.H turns on sigal E (), because at this moment the signal F1 1, which closes the keys 7, 8 and through the delay unit 11 goes to the decoder 12. The signal E is remembered by the control unit 1 until the signal T is turned off, i.e. until the disconnection of the controlled product 13. The delay time of the signal E in the block is 11 should be less than the time required to close the keys 7, 8 and establish the state of comparison blocks 9 and 10. On the other hand, this delay time should be sufficient to ensure stable switching of the signal E to the logical 1 state and exclude the possibility For example, in a two-clamp measurement scheme with the same possible ratios of voltages Uo and U, eTt is Ug. The device produces one of the following control results: SHORT CIRCUIT (), LESS (), NO CONTACT () or FAIL signal . The device provides high confidence in the control and has several advantages due to extensions of its functionality. The invention The device for tolerance control of resistance, containing a source of reference current, the first and second outputs of which are connected to the first and second respectively and the third, fourth input terminals of the device, the first comparison unit, the first and second outputs of which are connected respectively to the first and second decoder inputs, and the first and second inputs of which are connected to the first and second outputs of the source of reference voltages, characterized in that, in order to increase the reliability of control and expansion of func The second control unit, the first and second keys and the delay block are entered into it, the first inputs of the second and second keys are connected respectively to the first and second outputs of the reference current source, the second inputs of the first and second keys are connected to the first output of the control unit and the input of the delay unit, and the outputs of the first and second keys are connected to the third input of the first comparison unit and, respectively, with the common bus and the fourth input terminal of the device, the third input terminal of which is connected Inna with the third input of the first comparison unit and the first input of the second comparison unit, the second and third inputs of which are connected to the third and fourth outputs of the source of voltage sources, the first and second outputs are connected to the third and fourth inputs of the decoder, the fifth input of which is connected to the output of the unit delay, and the output of which is connected to the first. control unit input.
Источники информации, прин тые во внимание при экспертизе 1. Доторское свидетельство СССР N 453649, кл. G 01 R 27/08.Sources of information taken into account in the examination 1. Dotorskoy certificate of the USSR N 453649, cl. G 01 R 27/08.
2. Авторское свидетельство СССР № 463931, кл. G 01 R 27/16 (прототип).2. USSR author's certificate No. 463931, cl. G 01 R 27/16 (prototype).