SU760420A1 - Умножитель частоты следования импульсов 1 - Google Patents

Description

Изобретение относится к цифровой электроизмерительной технике и предназначено для умножения частоты следования импульсов, например, в аппаратуре для измерения параметров сигналов переменного тока низких и инфранизких час- ⁵ тот.

Известно устройство умножения частоты следования периодических импульсов, содержащее генератор тактовых импульсов, счетчики импульсов, делители частоты, регистр, блок сравнения, логический элемент И, Триггер управления, логический элемент ИЛИ, в котором с цепью синхронирования и привязки последнего ₁₅ выходного импульса, к концу периода Т/ измеряемого сигнала применен дополнительный делитель числа импульсов с коэффициентом деления Μ £ΐ^.

Недостаток этого устройства заключает^

ся в высокой погрешности умножения, а·

усложненная схема приводит лишь к привязке последнего выходного импульса к

концу периода Т* .

2

Наиболее близким по технической сущ* ности к предлагаемому является устройство для умножения частоты следования периодических импульсов, содержащее входной и выходной формирователи .импульсов, блок управления с тремя выходами, три логических элемента И, делитель частоты, .два счетчика импульсов, вход первого из которых соединен с выходом делителя частоты, триггер, логический элемент ИЛИ, блоки переноса кодов, информационные входы двух из которых подключены к единичным выходам первого счетчика и делителя частоты импульсов, запоминающие регистры, элементы совпадения и дешифратор £2}.

Недостатки известного устройства состоят в неполной коррекции погрешности и сравнительно сложной структуре. Причиной этого служит то, что погрешность умножения не полностью исключается, а степень коррекции ее ограничивается чис· лом линий задержки. Увеличение послед760420

него В свою очередь приводит к резкому усложнению схемы.

Цель изобретения - повышение точности умножения.

Поставленная цель достигается тем, что в умножитель частоты следования импульсов, содержащий входной формирователь импульсов, блок управления, первый й второй выходы которого подклю— чены соответственно к первым входам ю

первого и второго элементов И, третий "элемент И, делитель частоты импульсов, первый и второй счетчики импульсов, вход первого из которых соединен с выходом первого делителя частоты, триггер, эле- ₁₅ мент ИЛИ, блок переноса кодов, информационные входы которого подключены к единичным выходам первого счетчика импульсов, введены дополнительный делитель частоты, блок сравнения кодов и ₂₀ вычитающий счетчик импульсов, причем выход первого элемента И подключен к счетному входу вычитающего счетчика импульсов, выход второго элемента И подключен ко входу делителя частоты 25

импульсов, выходы которого соединены с первой группой входов блока сравнения кодов, вторая Рруппа входов которого подключена к выходам второго счетчика импульсов, вход которого через третий зо элемент И подключен к шине опорной частоты и ко входу дополнительного делителя частоты, выход которого соединен со вторыми входами первого и второго элементов И, а второй вход третьего 35

элемента И соединен с нулевым выходом 'Триггера, единичный выход которого соединен со входом первого элемента И, первый вход подключен ко входу логического элемента ИЛИ и к. выходу блока до сравнения кодов, а второй вход - к выходу вычитающего счетчика импульсов, входы которого соединены с выходами блока переноса кодов, управляющий вход которого через элемент ИЛИ подключен 45 к третьему выходу блока управления, вход которого соединен с выходом входно го формирователя импульсов.

На чертеже!. изображен умножитель частоты Следования импульсов. ₅₀

Умножитель частоты содержит входной формирователь 1 импульсов', блок 2 управления, дополнительный делитель 3 частоты с коэффициентом деления М, первый, второй и третий элементы ₅₅ 4, 5 и 6 И логические, делитель 7 опорной частоты с коэффициентом 'деления М, блок 8 сравнения кодов, первый и второй счетчики 9 и 10 импульсов, вычитающий счетчик 1 1 импульсов, блок 12 переноса кодов, элемент 13 ИЛИ, триггер 14 управления.

Устройство работает следующим обра- зом,

Импульсы умножаемой частоты Р_х через входной формирователь 1 импульсов поступают на блок 2 управления. В исходном состоянии триггер 14 управления находится в состоянии "О", и показания счетчиков 9 и 10 равны нулю.

В течение первого периода умножаемой частоты выходным сигналом блока 2 управления открыт второй элемент 5 И, через который импульсы с частотой 1 = и,

опорная частота) поступают на

вход делителя 7 частоты. С его выхода импульсы уже с частотой подаются на вход счетчиКа 9 импульсов, в котором фиксируется число N ( ,

равное N < = Τ_χ .

При этом к ко!щу первого периода Т_х в делителе 7 частоты образуется остаток числа ΛΝ ,. обусловлетгый некратностью числа N импульсов опорной частоты, поступивших на вход делителя 7 частоты, причем

где д!_х - неизмеренная часть периода Т _х .

К началу второго периода I _χ сигналом на блок 2 управления и логического элемента 13 ИЛИ код, записанный в счетчике 9, посредством блока 12 переноса кодов переносится' в вычитающий счетчик 11 импульсов. Этим же сигналом открывается первый логический элемент 4 И, и импульсы с частотой 1 < поступают на вход вычитающего счетчика 11.

Таким образом, в счетчике 11 происходит компенсация числа Я , полученного подсчетом импульсов с частотой £ за время Τ_χ , с переменной образцовой мерой, получаемой подсчетом импульсов стабильной частоты 1 _< , превышающей

в М раз частоту заполнения Т _χ , т.е.

Лт_х

м

λΝ_

где Д*Г_Х - интервал времени между началом второго периода и моментом появления выход (того им.пульса при отсутствии коррекции (т.е.. сигнала возврата ^ычитаклцего счетчика 11 в исходное состояние).

5 760420

С учетом

( ΐ) из (2) получается

Д.Т1 =

т,

гл

дН ί₄ ЛЛ

(θ)

Из выражения (3) видно, что погрешность умножения обуславливается временным сдвигом, С_д М.

Если обеспечить временной сдвиг первого и последующих выходных импульсов на &Ν I ί _д М , то исключается временная задержка и полностью корректируется погрешность умножения.

С этой целью к концу цикла компенсации по выражению (2) выходным сигна· лом счетичка 11 перебрасывается триггер 14 управления, закрывающий первый элемент 4 И и открывающий третий элемент 6 И, через который импульсы с частотой ί ₀ поступают на вход второго счетчика 101 импульсов до момента появления выходного сигнала блока 8 сравнения кодов. В блоке 8 происходит сравнение показаний делителя 7 (остаточного числа δΝ) и второго счетчика 10 импульсов.

10

15

20

25

При равенстве показаний делителя 7 частоты и счетчика 10 импульсов блок 8 выдает сигнал, который перебрасывает эд триггер 14 в исходное состояние, и тем самым формируется первый выходной импульс с коррекцией. При этом третий элемент 6 И закрывается, а первый элемент 4 И открывается. Этим же выходным ₃₅ сигналом посредством логического элемента 13 ИЛИ и блока 12 перекоса кодов показания счетчика 9 импульсов переносятся в счетчик 11.

Начинается очередной цикл компенсации.

Импульсы с частотойчерез первый элемент 4 И поступают на вход счетчика 11 импульсов до тех пор, пока не происходит компенсация числа, введенного ₄₅ из счетчика. К моменту компенсации триггер 14 управления, Перебрасываясь, открывает третий элемент 6 И и закрывает первый элемент 4 И.

50

Импульсы с частотой ί_σ поступают на вход счетчика 10 импульсов до тех пор, пока блок 8 не выдает выходной сигнал.

Далее процесс повторяется в течение 55

периодов умножения.

Таким образом,' обеспечивается временной сдвиг первого и последующих импульсов устройства, равный задержке ι^-ΑΝ/ί,Μ , и полностью исключается погрешность умножения.

Предлагаемое устройство может найти широкое применение в системах преобразования и передачи информации в цифровых приборах для измерения интегральных параметров (действующее и среднее значения мощности сигналов переменного * тока) в качестве формирователя шага квантования по времени.

Claims (1)

1. Формула изобретения

   Умножитель частоты следования импульсов, содержащий входной формирователь импульсов, блок управления, первый и второй выходы которого подключены соответственно к первЬгсм входам первого и второго элементов И, третий элемент И, делитель частоты импульсов, первый и второй счетчики импульсов, вход первого из которых соединен с выходом первого делителя частоты, триггер, элемент ИЛИ, блок переноса кодов, информационные входы которого подключены к единичным выходам первого счетчика импульсов, отличающийся тем, что, с целью повыше1шя точности умножения, в него введены дополнительный делитель частоты, блок сравнения кодов и вычитающий счетчик импульсов, причем выход . первого элемента И подключен к счетному входу вычитающего счетчика импульсов, выход второго элемента И подключен ко входу делителя час гот к импульсов, выходы которого соединены с первой группой входов блока сравнения кодов, вторая группа входов которого подключена к выходам второго счетчика импульсов, вход которого через третий элемент И подключен к шине опорной частоты и ко входу дополнительного делителя частоты, выход которого соединен со вторыми входами первого и второго элементов И, а второй вход третьего элемента И соединен с нулевым выходом триггера, единичный выход которого соедшен со входом первого элемента И, первый вход подключен ко входу логического элемента ИЛИ и к выходу блока сравнения кодов, а второй вход - к выходу вычитающего счетчика импульсов, входы которого соединены с выходами блока переноса кодов, управляющий вход которого через элемент ИЛИ подключен к третьему выходу блока управления, вход которотю соединен

   с выходом входного формирователя импульсов.