SU756638A1

SU756638A1 - Делитель частоты 1

Info

Publication number: SU756638A1
Application number: SU782699706A
Authority: SU
Inventors: Yurij M Kovalev
Original assignee: Sp K B Fizicheskogo Priborostr
Priority date: 1978-12-20
Filing date: 1978-12-20
Publication date: 1980-08-15

Description

Изобретение относится к импульсной технике и предназначено для использования в радиотехнических установках различного назначения, в частности, в системах фазовой автоподстройки цифровых синтезаторов частоты.

Известен делитель частоты, содержащий первый и второй счетчики и формирователь сигнала обратной связи, выход которого соединен с управляющим входом первого счетчика, выход которого соединен с управляющим входом формирователя сигнала обратной связи, тактовый вход которого соединен с тактовым входом первого счетчика и выходом второго счетчика, вход которого соединен с входом делителя и.

Недостатком этого делителя явля- 20 ется относительно низкое быстродействие.

Известен также делитель частоты, содержащий счетчик, инвертор и элемент И-НЕ, первый вход которого соединен с входом счетчика и входом делителя частоты £2] .

Недостатком этого делителя часто· ты является относительно низкое быстродействие.

2

Цель изобретения - повышение быстродействия.

Поставленная цель достигается тем, что в делитель частоты, содер³ жащий счетчик, инвертор и элемент И-НЕ, первый вход которого соединен с входом счетчика и входом делителя частоты, введен формирователь импуль,„сов блокировки, первый и второй вхо^υ ды которого соединены с выходами соответственно счетчика и элемента И-НЕ, второй вход которого соединен с первым выходом· формирователя импульсов блокировки и входом инвер15 тора, выход которого соединен с запрещающим входом счетчика, а второй выход формирователя импульсов блокировки соединен с выходом делителя частоты.

Формирователь импульсов блокировки содержит -триггер и первый и второй вспомогательные элементы И-НЕ, первый вход формирователя импульсов 25 блокировки соединен с β-входом 5триггера и первым входом первого дополнительного элемент,' И-НЕ, второй вход и выход которого соединен соответственно с прямым выходом 8530 триггера и первым входом второго до*

3

756638

4

полнительного элемента И-КЕ, выход которого соединен с первым выходом формирователя импульсов блокировки, второй выход которого соединен с его вторым входом, 5-входом КЗ-триггера и вторым входом второго дополнительного элемента И-НЕ.

На чертеже показана структурная схема делителя" частоты.

Делитель частоты содержит счетчик 1, инвертор 2, формирователь 3 импульсов блокировки, и элемент И-НЕ 4, первый вход которого соединен с входом счетчика 1 и входом 5 делителя частоты, первый и второй входы формирователя 5 импульсов блокировки соединены с выходами соответственно счетчика 1 и элемента И-НЕ 4, второй вход которого соединен с первым выходом формирователя · 3 импульсов блокировки и входом инвертора 2, выход которого соединен с запрещающим входом счетчика 1, а второй выход формирователя импульсов блокировки соединен с выходом б делителя частоты.

Формирователь 3 импульсов блокировки содержит КЗ-триггер 7 и первый 8 и второй 9 вспомогательные элементы И-НЕ, первый вход формирователя 3 импульсов блокировки соединен с К-входом КЗ-триггера 7 й первым входом первого дополнительного элемента И-НЕ 8, второй вход и выход которого соединен соответственно с прямым выходом КЗ-триггера 7 и первым входом второго дополнительного'элемента И-НЕ 9, выход которого соединен с первым выходом формирователя 3 импульсов блокировки, второй выход которого соединен с его вторым входом, 5-входом КЗ-триггера 7 и вторым входом второго дополнительного элемента И-НЕ 9.

Для обеспечения более четкого коэффициента деления на входе данного делителя частоты может быть включен вспомогательный счетчик 10.

Делитель частоты работает следующим образом.

Входные импульсы с частотой следования ^поступают на вход вспомогательного счетчика 1 с коэффициентом пересчета 2^Л, с его выхода импульсы уже с частотой следования Г_вх/

2^Лподсчитываются счетчиком 1. В это время с выхода инвертора 2 на запрещающий вход счетчика 1 поступает разрешающий потенциал, а на вход инвертора 2 сигнал поступает с выхода формирователя 3 импульсов блокировки. Этот сигнал одновременно поступает на вход элемента И-НЕ 4 и запрещает прохождение импульсов на выход 6 делителя частоты. При изменении выходного состояния счетчика 1 срабатывает К - 5-триг'ер 7, входящий в состав формирователя 3 импульсов блокировки. К- 5-триггер 7 меняет свое состояние по переднему фронту выходного импульса 1 счетчика. Однако за счет того, что выход счетчика 1 соединен с К-входом К - 5-триггера 7 и одним из зходов первого дополнительного элемента И-НЕ 8, сигнал на выходе первого дополнительного элемента И-НЕ 8 изменяет свое состояние лишь после окончания выходного импульса счетчика 1. Сигнал на выходе первого дополнительного элемента И-НЕ 8 в реальных условиях появляется с некоторой задержкой по отношению к заднему фронту выходного импульса счетчика1. Это обусловлено задержкой в срабатывании первого дополнительного элемента И-НЕ 8. Также с некоторой задержкой появляется сигнал на выходе второго допол- . нительного элемента И-НЕ 9. Выходной сигнал формирователя 3 импульсов блокировки появляется после возвращения счетчика 1 в первоначальное исходное состояние, т.е. после 2 циклов счета вспомогательного счетчика 10. Выходной сигнал формирователя 3 импульсов блокировки проходит через инвертор 2 и запрещает дальнейший подсчет счетчиком 1 циклов счета вспомогательного счетчика 10. · Одновременно выходной сигнал формирователя 3 импульсов блокировки поступает на один из входов элемента И-НЕ 4 и разрешает прохождение на выход 6 делителя частоты следующего после 2^Пимпульсов импульса с выхода дополнительного с<етчика 10. Импульс на выходе элемента И-НЕ 4 является выходным импульсом делителя частоты и одновременно поступает на 5-вход К - 5-триггера 7, возвращая его и первый вспомогательный элемент И-НЕ 8 в первоначальное исходное состояние. На выходе второго вспомогательного элемента И-НЕ

9 сигнал возвращается в исходное состояние лишь после окончания выходного импульса делителя частоты, так как этот импульс поступает на один из входов второго дополнительного элемента И-НЕ 9.

Таким образом, формирователь 3 импульсов блокировки формирует выходной сигнал на время одного цикла счета вспомогательного счетчика

10 с коэффициентом пересчета 2^П, через каждые 2^тциклов счета вспомогательного счетчика 10 и, следовательно, на выходе 6 делителя частоты выходной импульс появляется через

₂ ^п 2^т+ 2^Ппериодов входной частоты. Следовательно, делитель частоты имеет постоянный коэффициент деления Кд— 2 ^л (2™+ 1) .

Claims

Формула изобретения

1. Делитель частоты, содержащий счетчик, инвертор и элемент И-НЕ, первый вход которого соединен с вхо5

756638

6

дом счетчика и входом делителя частоты, отличающийся тем, что, с целью повышения быстродействия, в него введен формирователь импульсов блокировки, первый и второй входы которого соединены с выходами $ соответственно счетчика и элемента И-НЕ, второй вход которого соединен с первым выходом формирователя импульсов блокировки и входом инвертора, выход которого соединен с запрещающим входом счетчика, а второй выход формирователя импульсов блокировки соединен с выходом делителя частоты.
2. Делитель поп.1, отличающийся тем, что формирователь 15 импульсов блокировки содержитК5-триггер и первый и второй вспомогательные элементы И-НЕ, первый вход формирователя импульсов блокировки соединен с К- входом КЗ-триггера и первым входом первого дополнительного элемента И-НЕ, второй вход и выход которого соединены соответственно с прямым выходом КЗ-триггера и первым входом второго дополнительного элемента И-НЕ, выход которого соединен с первым выходом формирователя импульсов блокировки, второй зыход которого соединен с его вторым входом, 5-входом В5триггера и вторым входом второго дополнительного элемента И-НЕ.