SU754445A1 - Устройство для кусочно-линейной аппроксимации функций времени 1 - Google Patents

Description

Изобретение относится к аналогоцифровой вычислительной технике.

Известно устройство для аппроксимации функций времени, содержащее два регистра, два цифроаналоговых преобразователя, подключенных входами к вы- ⁵ ходам регистров, интегратор, подключенный входами к выходам цифроаналоговых преобразователей, аналоговый сумматор, первый и второй выходы которого соединены соответственно с выходами второго циФпоаналогового преобразователя и интегратора [1}.

Его недостатком является наличие дополнительной погрешности, обусловленной тем, что разряд конденсатора интегратора может занимать большую часть временного интервала дискретизации воспроизводимой функции.

Наиболее близким техническим реше- ₂₀ нием является устройство для кусочнолинейной аппроксимации Функций времени, содержащее первый и второй буферные регистры, первый и второй цифроаналого2

вые преобразователи, цифровые входы которых соединены с выходами соответствующих буферных регистров, входы первого буферного регистра являются цифровыми входами устройства, а его выходы соединены со входами второго буферного регистра, управляющие входы буферных регистров объединены и являются управляющим входом устройства, аналоговый сумматор, выход которого является выходом устройства, а первый вход соединен с выходом второго нифроаналогового преобразователя, операционный усилитель, вход которого через первый и второй входные резисторы соединен с выходами первого и второго нифроаналоговых преобразователей, а выход соединен со вторым входом аналогового,сумматора, первый интегрирующий конденсатор, соединен ный одним выводом со входом операционного усилителя, первый разрядный ключ,

•подсоединенный параллельно к первому • интегрирующему конденсатору, второй интегрирующий конденсатор, второй раз3

754445

4

рядный ключ, первый и второй аналоговые, ключи и триггер управления ключами, счетный вход которого подключен к управляющему входу устройства, прямой выходк управляющим входам второго разряд- ₅ ного и первого аналогового ключей, инверсный выход - к управляющим входам первого разрядного и второго аналогового ключей, второй интегрирующий конденсатор соединен одним выводом со входом операционного усилителя, с другим выводом через второй коммутирующий ключ - с выходом операционного усилителя [2].

Это устройство имеет недостаточно высокое быстродействие, поскольку оно ограничено скоростью нарастания выходного напряжения Операционного усилителя интегратора.

Целью изобретения является повышение быстродействия устройства.

Цель достигается тем, что устройство для кусочно-линейной аппроксимации функции времени, содержащее первый и второй буферные регистры, первый и 25 второй цифроаналоговые преобразователи, цифровые входы которых соединены с выходами соответствующих буферных регистров, входы первого буферного регистра являются цифровыми входами 30

устройства, а его выходы соединены со входами второго буферного регистра, управляющие входы буферных .регистров объединены и являются управляющим входом устройства, аналоговый сумматор, выход которого является выходом устройства, а первый вход соединен с выходом второго цифроаналогового преобразователя, первый операционный усилитесь, вход которого через первый и второй входные ₄₀ резисторы соединен с выходами первого и второго цифроаналоговых преобразователей, первый интегрирующий конденсатор, включенный между входом и выходом первого операционного усилителя, первый 45 разрядный ключ, подсоединенный параллельно к первому интегрирующему конденсатору, второй интегрирующий кондексатор, второй разрядный ключ, подсоединенный параллельно второму интегри- ₅θ рующему конденсатору, первый и второй аналоговые ключи, соединенные выходами со вторым входом аналогового сумматора, триггер управления ключами, счетный вход которого подключен к управляющему _$5 входу устройства, прямой выход - к управляющим входам первого разрядного и второго аналогового ключа, инверсный выход - к управляющим входам второго

разрядного и первого аналогового ключа дополнительно содержит третий и четвертый входные резисторы, второй операционный усилитель, вход которого через третий и четвертый входные резисторы подсоединен к выходам первого и второго цифроаналоговых преобразователей, второй интегрирующий конденсатор включен между входом и выходом второго операционного усилителя, выходы первого и второго операционных усилителей подсоединены соответственно к информационным входам первого и второго аналоговых ключей.

На чертеже приведена принципиальная схема устройства для кусочно-линейной аппроксимации функций времени.

Устройство содержит первый и второй буферные регистры 1 и 2, первый и второй цифроаналоговые преобразователи

3 и 4, аналоговый сумматор 5, первый и второй операционные усилители 6 и 7, первый, второй, третий и четвертый входные резисторы 8 - 11, первый и второй интегрирующие конденсаторы 12 и 13, первый и второй рязрядные ключи 14 и 15, первый, и второй аналоговые ключи 16 и 17, триггер 18 управления ключами.

Устройство работает следующим образом.

В исходном состоянии буферные регистры 1 и 2 установлены в нулевое состояние. На входах цифроаналоговых преобразователей' 3 и 4 и на выходе операционных усилителей 6 и 7 напряжение равно нулю. Два ключа 14 и 17 или 15 и 16 замкнуты, а два других ра замкнуты

Пусть замкнуты ключи 14 и 17.

При поступлении на вход первого буферного регистра 1 кода первой ординаты и подаче импульса управления во второй, буферный регистр 2 перепишется состояние регистра 1 (т.е. нуль), а в регистр 1 запишется код первой ординаты. Это приводит к появлению напряжения пропорционального коду первой ординаты на выходе первого цифроаналогового преобразователя 3. На выходе второго цифро аналогового -.преобразователя

4 напряжение в этот момент равно нулю. Интегратор, собранный на операционном усилителе 6, через ключ 16 подключится

ко входу. , · аналогового сумматора 5,

а на его вход поступает напряжение с

выхода цифроаналоговых преобразователей

3 и 4 с противоположным знаком. Выходное напряжение усилителя 6 будет про754445

5

порционально времени интегрирования и

разности напряжений с выхода цифроаналоговых преобразователей 3 и 4.

С поступлением кода следующей ординаты код предыдущей ординаты ₅

переписывается из регистра 1 в регистр 2, ключ 14 и ключ 17 замыкаются, а ключи 15 и 16 размыкаются, при этом практически мгновенно начинает работать интегратор, собранный на Ю операционном усилителе 7.

В связи с тем, что скорость включения (выключения) аналоговых ключей 16,

17 выше, чем скорость нарастания напряжения на выходе операционных уси- ¹⁵ лителей 6 и 7, повышается быстродействие и точность, устройства при восстановлении широкополосных сигналов. Так, например, время включения аналогового ключа на полевом транзисторе составляет 20 50-100 нс, а скорость нарастания типового операционного усилителя, например, 140УД1, составляет 4 В/мкс, т.е. для напряжений равных 4 В время нарасташи составит 1 мкс. 25

Таким образом, предложенное устройство имеет на порядок более высокое быстродействие, чем известное, при такой же точности кусочно-линейной аппроксимации функций времени. 30

Claims (1)

1. Формула изобретения

   Устройство для кусочно-линейной аппроксимации функций времени, содержа- 35 щее первый и второй буферные регистры, первый и второй цифроаналоговые преобразователи, цифровые входы которых соединены с выходами соответствующих буферных регистров, входы первого буфер- 40 ного регистра являются цифровыми входами устройства, а его выходы соединены со входами второго буферного регистра, управляющие входы буферных регистров объединены и являются управляющим вхо- 45 дом устройства, аналоговый сумматор,

   6

   "выход которого является выходом устройства, а первый- вход соединен с выходом второго цифроаналогового преобразователя, первый операционный усилитель, вход которого через первый и второй входные резисторы соединен с выходами первого и второго цифроаналоговых преобразова- . телей, первый интегрирующий конденсатор, включенный между входом и выходом первого операционного усилителя, первый разрядный ключ, подсоединенный параллельно к первому интегрирующему конденсатору, второй интегрирующий конденсатор, второй разрядный ключ, подсоединенный параллельно второму интегрирующему конденсатору, первый и второй аналоговые ключи, соединенные выходами со вторым входом аналогового сумматора, триггер управления ключами, счетный вход которого подключен к управляющему входу устройства, прямой выход - к управляющим входам первого разрядного и второго аналогового ключа, инверсный выход к управляющим входам второго разрядного и первого аналогового ключа, отличающееся тем, что, с целыо повышения быстродействия, оно содержит третий и четвертый входные резисторы, второй операционный усилитель, вход которого через третий и четвертый входные резисторы подсоединен к выходам первого и второго цифроаналоговых преобразователей й второй интегрирующий конденсатор включен между входом и выходом второго операционного усилителя, выходы первого и второго операционных усилителей подсоединены соответственно к информационным входам первого и второго аналоговых ключей.