SU743227A1 - Устройство кодировани и декодировани видеоинформации - Google Patents

Description

Изобретение относитс  к области телевидени . Известно устройство кодировани  и декодировани ,видеоинформации, содержащее :последовательно включенные входной согласующий усилитель, селектор синхросигнала, блок управлени , коммутатор сигнала изображени  и - выходной согласующий усилитель, второй вход котброго соединен с вто рым выходом селектора синхросигнала выход которого подключен к входу генератора импульсов тактовой частоты 1 , Однако известное устройство обла дает недостаточно высокой помехоуотойчиврстью и степенью маскировки видеоинформации. Целью изобретени   вл етс  повышение степени маскировки .видеоинфор мации и помехоустойчивости. Дл  этого Б устройство кодировани  и декодировани  видеоинформации содержащее последовательно включенные входной согласующий усилитель, селектор синхросигнала, блок управлени , коммутатор сигнала изображени  и выходной согласующий усилит д второй вход которого соединен с вто рым выходом селектора синхроститт1ала выход котоТрого подключен к входу генератора импульсов тактовой частоты , введены последовательно включенные блок выбора кода, генератор последовательности псевдослучайных чисел , второй вход которого соединен с выходом генератора импульсов тактовой частоты, коммутатор адресного сигнала, соединенный,вторым и третьим входами соответственно с выходом генератора импульсов тактовой частоты и с вторым выходом блока управлени , первый адресный регистр и первый блок пам ти, второй вход которого и выход соединены соответственно с вторым выходам и вторым входом коммутатора сигнала изображени , последовательно включенные второй адресный регистр, соединенный входом с вторым выходом коммутатора адресного сигнала, и второй блок пам ти, второй вход и выход которого соединены соответственно с третьим выходом и третьим входом коммутатора сигнала изображени , аналого цифровой преобразователь, вход и выход которого соединены соответственно с входом селектора синхросигнала и с четвертым входом коммутатора сигнала изображени , причем

второй выход блока выбора кода соединен с третьим входом выходного согласующего усилител .

На чертеже представлена структурна  электрическа  схема предложенного устройства.

Устройство кодировани  и декодировани  видеоинформации содержит последовательно включенные входной согласующий усилитель 1, селектор синхросигнала 2, блок управлени  3, коммутатор 4 сигнала изображени  и выходной согласующий усилитель 5, второй вход которого соединен с вторым выходом селектора синхросигнала 2. Выход последнего подключен к входу генератора импульсов тактовой частоты 6. Кроме того устройств кодировани  содержит блок 7 выбора кода, генератор 8 последовательности псевдослучайных чисел, коммутатор 9 адресного сигнала, первый адресный регистр 10 и первый блок пам ти 11, второй адресный регистр 12 и второй блок пам ти 13, аналогоцифровой преобразовател-ь. 14.

Второй вход генератора 8 последовательности псевдослучайных чисел соединен с выходом генератора б импульсов тактовой частоты. Второй и третий входы KOMMi-TaTopa адресного сигнала 9 соединены соответственно с выходом генератора 6 импульсов -татовой частоты и с вторымвыходом блока управлени  3, Второй вход и выход первого блока пам ти 11 соединены соответственно с вторым выходом и вторым входом комг татора 4 сигнала изображени . Вход второго адресного регистра 12 соединен с вторым выходом коммутатора 9 адресного сигнала. Второй вход и выход второго блока пам ти 3 .соединены . соответственно с третьимвыходом и третьим входом комг-5утатора 4 сигнала изображени . Вход и выход аналолцифрОБОго преобразовател  14 соединены соответственно с входам селектора синхросигнала 2 и с четверть5м входом коммутатора сигнала изобргже:Ни  4. Второй выход блока 7 выбора кода соединен с .третьим входом выходного согласующего усилител  5,

В ре-жиме кодировани  устройст&о работает следующим образом.

Исходный полный видеосигнал через входной согласующий усилитель 1 поступает на вход селектора синхросигнала 2. Выделенный им сигнал синхронизации поступает на блок управлени  3. и генератор б импульсов тактовой, частоты, В последнем сигнал синхронизации осуществл ет фазирование последовательности импульсов тактовой частоты. Выход вхоного согласующего усилител  1 соединен также через аналого-цифровой преобразователь 14 с четвертым входом ком1«1утатора 4 сигнала изображени , осуществл ющего последовательное (через ка,др) подключение выходного сигнала аналого-цифрового преобразовател  14 к входам либо первого блока пам ти 11, либо второго блока пам ти 13. Последовательность переключени  задаетс  поступающим на коммутатор 4 сигнала изображени  сигналом .блока управлени  3.Входы блоков пам ти 11 и 13 соединены соответственно с выходами адресных регистров 10 и 12, на входы которых поступают выходные сигналы с коммутатора 9 адресного сигнала, также управл емого блоком управлени  3. На второй вход коммутатора поступает последовательность импульсов тактовой частоты от генератора 6 импулсов тактовой частоты, на первый последовательность псевдослучайных чисел от генератора 8 последовательности псевдослучайных чисел. Последовательность содержит числа от единицы до N, где N число номинальных элементов разложени  в ИСХОДНОМ видеосигнале. Пор док следовани  чисел в последовательности определ етс  сигналом управлени , поступающим на управл ющий вход генератора от блока выбора кода 7. Код последовательности псевдослучайных чисел поступает на выходной согласующий усилитель 5 дл  замешивани  в зашифрованный видеосигнал в интервалах обратного хода. На выходной согласующий усилитель 5 подаютс  также синхросигнал с выхода селектора синхросигнала 2 и зашифрованный видеосигнал с выхода коммутатора 4 сигнала изображени . Коммутаторы 4 и 9 работают синфазно так, что в том кадре, в котором на первый блок пам ти 11 поступает исходный видеосигнал, первый адресный регистр 10 соедин етс  с генератором б импульсов тактовой частоты . В этом же интервале времени второй блок пам ти 13 соедин етс  своим выходом через коммутатор 4 сигнала изображени  с входом выходного согласующего усилител  5, а на второй адресный регистр 12 (работающий при этом в режиме пр мой установки числа, а не в режиме счета) поступает последовательность псевдослучайных чисел. В следующем кадре выход первого блока пам ти 11 будет подключен коммутатором к входу выходного согласующего усилител  5 первый адресный регистр 10 - к выходу генератора 8 последовательности псевдослучайных чисел и поле пам ти блока пам ти 11, заполненное по закону развертки исходного видеосигнала , будет считыватьс  по псевдослучайному закону. В этом же интервале времени второй блок пам ти 13 будет соединен своим входом

с выходом аналого-цифрового преобразовател  14, а второй адресный регистр 12 - с выходом генератора импульсов тактовой частоты 6. После пам ти блока пам ти 13 будет заполн тьс  по закону развертки исходного видеЪсигнала.

Работа устройства в режиме декодровани  отличаетс  от описанной тем что при работе блока Пс1м ти в режим записи на его адресный регистр поступает .через коммутатор 9 адресного сигнала последовательность псевдослучайных чисел. Пор док следовани чисел в последовательности, как и при кодировании, определ етс  сигналом управлени  от блока 7 выбора кода. При этом адрес. чейки пам ти, в которую записываетс  мгновенное значение сигнала изобрсокени , будет соответствовать адресу  чейки пам 7 ти кодирующего устройства на передающем конце, из которой это мгновеное значение сигнала изображени  извлечено при передаче. В результате по истечении интервала пр мого хода по кадру после пам ти будет заполнено в той последовательности мгновенных значений сигнала изображени , котора  соответствует исходному изображению. Дл  считывани  декодированного сигнала с блока пам ти его адресный регистр коммутатором 9 адресного сигнала подключаетс  к генератору 6 импульсов тактово частоты и считывание производитс  по закону развертки исходного видеосигнала .

Из описани  режимов кодировани  и декодировани  очевидно, что различие между ними состоит только во взаилетой фазировке коммутаторов 4 и 9. В режиме кодировани  к адресному регистру блока пам ти 11 или 13 должен быть подключен генератор 6 импульсов тактовой частоты, а к адресному регистру считываемого блока пам ти должен быть подключен генератор 8 последовательности псевдослучайных чисел. В режиме декодировани  на адресный регистр заполн емого блока пам ти должен быть подключен генератор 8 последовательностей псевдослучайных чисел, а к адресному регистру считываемого блока пам ти должен быть подключен генератор 6 импульсов тактовой частоты. Переход от режима кодировани  к режиму декодировани  осуществл етс  внутренней коммутацией в блоке управлени  3. Возможность использовани  одного и того же устройства и на передающей и на приемной стороне с переключением режима прием-передача дает значительные технические преимущества при эксплуатации аппаратуры .

Claims (1)

1. Патент Японии 51-12483, кл, 97 (5) А15, 1976 (прототип).

/J

12