[go: up one dir, main page]

SU739722A1 - Устройство дл задержки импульсов - Google Patents

Устройство дл задержки импульсов Download PDF

Info

Publication number
SU739722A1
SU739722A1 SU782573723A SU2573723A SU739722A1 SU 739722 A1 SU739722 A1 SU 739722A1 SU 782573723 A SU782573723 A SU 782573723A SU 2573723 A SU2573723 A SU 2573723A SU 739722 A1 SU739722 A1 SU 739722A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
elements
asynchronous
delay
Prior art date
Application number
SU782573723A
Other languages
English (en)
Inventor
Владимир Петрович Грибок
Раиса Константиновна Майорова
Original Assignee
Предприятие П/Я А-3759
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-3759 filed Critical Предприятие П/Я А-3759
Priority to SU782573723A priority Critical patent/SU739722A1/ru
Application granted granted Critical
Publication of SU739722A1 publication Critical patent/SU739722A1/ru

Links

Landscapes

  • Logic Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Description

1
Изобретение относитс  к автоматике и вычислительной технике, может быть применено, в частности, в электронных устройствах различного назначени , где необходимо получение задержки последовательн()стей импульсов.
Известно устройство дл  задержки импульсов , содержащее входную шину, резисторноемкостное интегрирующее звено, св занное со входами двух сигнализаторов предельного значени  с различными уровн ми срабатывани , один логический одновходовой элемент, вход которого соединен с выходом одного из сигнализаторов предельного значени , а выход - с одним из входов трехвходового логического элемента; два других его входа соединены соответственно с выходом второго сигнализатора предельного значени  и со входной шиной 1.
Устройство вырабатывает только импульсы фиксированной длительности, идущие с частотой не свыше некоторой :5аданной, и поэтому его невозможно примен ть дл  задержки произвольных импульсных последовательностей. |Это ограничивает функциональные возможности устройства и область его применени . Кроме того, применение сигнализаторов предельного значени  усложн ет схему.
Известно устройство дл  задержки импульсов , содержащее входную шину, котора  подключена ко входу первого элемента задержки, и через инвертор - к входу второго, асинхронный RS-триггер на двух элементах И-НЕ 2.
Нар ду с положительными качествами 10 малое число элементов, достаточно широкие функщюнальные возможности и область применени , простота св зей между элементами, это устройство дл  задержки импульсов имеет серьезные недостатки: содержит дифферен15 цирующие цепи, что приводит к низкой помехозащищенности , а также усложн ет технологию изготовлени  в гибридно-пленочном исполнении.
Цель изобретени  - повышение надежности и технологичности устройства.
20

Claims (2)

  1. Поставленна  цель достигаетс  тем, что в устройство дл  задержки импульсов, содержащее входную шину, котора  подключена ко входу первого элемента задержки и через инвертор - ко/входу второго элемента задержки , асинхронный RS-триггер на двух элементах И-НЕ, введены выходной асинхронный RS-триг гер и два элемента И-НБ, выходы которых соединень с соответствующими входами выходного RS-триггера, первый вход первого элемента И-НЕ подключен к выходу первого триггера, первый вход которого соединен с. выходом второю элемента задержки и вторым входом первого элемента И-НЕ, первый вход второго элемента И-ЙЕ подключен к выходу первого триггера,вход которого соединен с выходом первого элемента задержки и вторым входом второго элемента И-НЕ. На фиг. 1 представлена функдиональна  схема предлагаемого устройства дл  задержки импульсов; на фи1. 2 - временные диаграммы его работы. Устройство дл  задержки импульсов содержит входную шину, соединенную со входом инвертора 1, выход кс1торого подключен Ко входу элемента задержки 2; элемент задержки 3, элементы И-НЕ 4 и 5, образующие асинхрон|{ый RS-триггер 6, выход Q и вход Sd которого соединены со входами первого элемента И-НЕ 7; второй элемент И-НЕ 8; элементы И-НЕ 9 и 10, образующие выходиой асинхронный RS-,TpHrrep 11, выход Q которого соединен с выходом устройства дл  задер5кки импульсов. Работает предлагаемое устройство следующим образом. Перед подачейположительньтх импульсов на вход устройства на выходе инвертора 1 (диаграмма 1 на фиг. 2) присутствует единичный высокий потенциал. На выходах злементов задержек 2 и 3 (диа граммы 2 и 3, фиг. 2) присутствуют высокие уровни нанр жени . Элементы задержки могут быть выполнены в виде одновибратора. Допустим, что перед -подачей импульсов оба триггера наход тс  в состо нии О. При этом на выходе элемента И-НЕ 4 находитс  низкий уровень напр жени  (диаграмма 4, фиг. 2 а на выходе элемента И-НЕ 5 - высокий (диаграмма 5, фиг. 2), что означает состо ние О асинхронного триггера 6. Низкий потенциал на выходе 4 приводит к по влению высокого уровн  напр жени  на выходе первого элемента И-НЕ 7 (диаграмма 7,фиг. 2). На обоих входах второго элемента И-НЕ 8 присутствую единичные сигналы, и на его выходе образуетс нулевой сигнал (диаграмма 8, фиг. 2). На выходах элементов И-НЕ 9 и 10, образующих выходной асинхронный RS-триггер И перед подачей импульсов присутствуют соответственно низкий и высокий уровни напр жени  (диаграммы 9 и 10, фиг. 2), что означает состо ние О триггера П. 24 В момент t по влени  первого входного импульса на выходе инвертора 1 формируетс  низкий потенциал, после чего формируетс  низкий уровень напр жени  на вь1ходе элемента задержки 2. Этот сигнал сохран ет высокий уровень напр жени  на выходе первого элемента И-НЕ 7 и устанавливает высокий потенциал на выходе И--НЕ 4. После этого к обоим входам элемента И-НЕ 5 прикладываютс  высокие уровни напр жени , и на его выходе формируетс  низкий потенциал. Это означает переброс асинхронно RS-триггера 6 из нулевого в единичное состо ние. Низкий потенциал с выхода элемента И-НЕ 5 приводит к по влению высокого сигнала на выходе элемента И-НЕ 8. Других изменений выходных потенциалов элементов устройства в момент t не происходит. По окончании периода задержки элемента задержки 2 (момент t ) на его выходе по вл етс  высокий уровень напр жени , после чего к обоим входам элемента И --НЕ 7 прикладываютс  высокие уровни напр жени . Это приводит к формированию нулевого потенциала на его выходе, после чего на выходе элемента И НЕ 9 по вл етс  высокий потенциал . Высокие уровни напр жени  с выходов злементов И-НЕ 8 и 9 вызывают формирование низкого потеншала на выходе элемента i Й-НЕ 10. Таким о.бразом, в момент t выходной асинхронный RS-триггер 11 переходит из нулевого состо ни  в единичное. Других изменений выходных потенциалов элементов устройства в момент i. не происходит до момента t окончани  входного импульса. В момент t на выходе инвертора 1 образуетс  единичный сигнал, а на выходе элемента задержки 3 - нулевой. Он подтверждает единичный уровень напр жени  на выходе элемента И-НЕ 8 и вызывает формирование высокого потенциала из выхода элемента И-НЕ 5. Таким образом, на обоих входах элемента И-НЕ 4 формируютс  единичные сишалы , и на его выходе образуетс  нулевой сигнал. Это означает, что асинхронный ,RS-триггер 6 перешел в состо ние I. Других изменений выходных потенциалов элементов устройства в Момент tn не происходит. .. По окончании периода задержки элемента задержки 3 (момент Ц ) на его выходе по вл етс  высокий уровень напр жени , после чего к обоим входам элемента И-НЕ 8 прикладываютс  высокие уровни напр жени . Это приводит к формированию на его выходе низкого потенциала, после чего на выходе элемента И-НЕ Ш. по вл етс  высокий потенциал. Высокие уровни напр жени  с выходов элементов И-ИЕ 7 и 10 вызывают формирование низкого потенциала на выходе элемента И-НЕ 9. Таким образом, в момент V . выходной асинхронный RS-триггер 1 переходит из сд1шич ного состо5ши  в нулевое. В момент t. все выходные Сигналы элементов устройства дл  задержки импульсов совпадают с их исходными состо ни ми, и далее работа устройства повтор етс . Из приведенного анализа работы видно, что устройство обеспечивает устойчивую и бессбой ную задержку выходного сигнала (выход элемента 9) относительно входного. Это позвол ,ет значительно повысить надежность работы устройства в системах автоматики и вычислительной техники с высокими уровн ми помех но цеп м питани . Формула изобретени  Устройство дл  задержки импульсов, содержащее входную шину, котора  подключена 2 ,6 ко входу первого элемента задержки и через , инвертор ко входу второго элемента задержки , асинхронный RS-триггер на Двух элементах И-НЕ, отличающеес  тем, тго, с целью повышенн  надежности и технологичности устройства, в него введены выходной асинхронный RS-триггср на двух элементах И-НЕ и два элемента И-НЕ, выходы которых соединены С соответствующими входами выходного RS-тригг.ера, первый вход первого элемента И-НЕ подключен к выходу первого триггера , первый вход которого соединен с выходом второго элемента задержки и вторым входом первого элемента И-НЕ. первый вход второго элемента И-НЕ подключен к выходу первого триггера, вход которого соединен с выходом первого элемента задержки и вторым входом второго элемента И-НЕ. Источники информации, прин тые во внимание при экспертизе 1.Патент ФРГ N 2357651, кд. Н 03 К 5/13, опублик. 1975.
  2. 2.Самойлов Л. К. Устройства задержки информации в дискретной технике. М., Сов. радио, 1973, рис. 1.4 (прототип).
SU782573723A 1978-01-27 1978-01-27 Устройство дл задержки импульсов SU739722A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782573723A SU739722A1 (ru) 1978-01-27 1978-01-27 Устройство дл задержки импульсов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782573723A SU739722A1 (ru) 1978-01-27 1978-01-27 Устройство дл задержки импульсов

Publications (1)

Publication Number Publication Date
SU739722A1 true SU739722A1 (ru) 1980-06-05

Family

ID=20746254

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782573723A SU739722A1 (ru) 1978-01-27 1978-01-27 Устройство дл задержки импульсов

Country Status (1)

Country Link
SU (1) SU739722A1 (ru)

Similar Documents

Publication Publication Date Title
ES383650A3 (es) Perfeccionamientos en detectores de diferencia de fase.
US4317053A (en) High speed synchronization circuit
SU739722A1 (ru) Устройство дл задержки импульсов
ATE28770T1 (de) Einfach getaktete verriegelungsschaltung.
SU921067A1 (ru) Устройство дл задержки импульсов
SU817992A1 (ru) Устройство дл задержки импульсов
SU1511847A1 (ru) Делитель частоты
SU905994A1 (ru) Формирователь импульсов
SU1262701A1 (ru) Генератор псевдослучайной двоичной последовательности
SU1293834A1 (ru) Устройство дл выделени одиночного импульса из серии
SU754660A1 (ru) Устройство выделения одиночного импульса
SU585502A1 (ru) Множительно-делительное устройство врем -импульсного типа
SU783956A1 (ru) Устройство дл получени пачек импульсов
SU1533001A1 (ru) Делитель частоты
SU839067A1 (ru) Делитель частоты с любым целочис-лЕННыМ КОэффициЕНТОМ дЕлЕНи
SU919072A1 (ru) Устройство дл выделени импульсов из последовательности
SU585597A1 (ru) Устройство тактовой синхронизации
SU1238216A1 (ru) Синхронный детектор изменений входного сигнала
SU1580535A2 (ru) Троичное счетное устройство
SU743205A1 (ru) Кольцевой счетчик
SU1709507A2 (ru) Устройство дл выделени одиночного импульса
SU1226661A1 (ru) Счетчик в коде "2 из @
SU1425823A1 (ru) Импульсно-фазовый детектор
SU729833A2 (ru) Устройство промежуточной пам ти разравнивающего типа
SU720680A1 (ru) Фазовый дискриминатор