SU734874A1

SU734874A1 - Numeric code decoder

Info

Publication number: SU734874A1
Application number: SU772538388A
Authority: SU
Inventors: Валерий Александрович Шипулин; Николай Федорович Котляренко; Александр Петрович Шипулин
Original assignee: Предприятие П/Я А-3903; Харьковский Институт Инженеров Железнодорожного Транспорта Им. С.М.Кирова
Priority date: 1977-11-01
Filing date: 1977-11-01
Publication date: 1980-05-15

Description

(54) ДЕШИФРАТОР ЧИСЛОВОГО КОДА(54) NUMERIC CODE DEFLATER

Изобретение относитс к импульсной технике , предназначено дл выделени (расшифровани ) поступающих на его вход кодовых групп и может найти применение преимущественно на железнодорожном транспорте в числовой кодовой автоблокировке и автоматической локомотивной сигнализации.The invention relates to a pulse technique, is intended to isolate (decrypt) the code groups arriving at its input and can be used mainly in railway transport in numerical code automatic blocking and automatic locomotive signaling.

Известны дещифраторы числового кода, содержащие путевое реле с источником питани посто нного тока, усилители, блок совпадени , генератор колебаний и исполнительный элемент 1.Numerical code debrishers are known, comprising a track relay with a DC power source, amplifiers, a coincidence unit, an oscillator, and an actuator 1.

Наиболее близким к данному изобретению вл етс дещифратор числового кода, содержащий приемный блок, последовательно соединенные генератор и формирователь импульсов, два блока пам ти, подключенные к исполнительному блоку, первый и второй выходы которого соединены с блоками управлени реле 2.The closest to the present invention is a numeric code debrisator comprising a receiving unit, a series-connected generator and a pulse shaper, two memory units connected to an execution unit, the first and second outputs of which are connected to relay control units 2.

Недостатком его вл етс наличие контрол замыкани изолирующего стыка рельсовой цепи, аналогично релейно-контактным дещифраторам числовой кодовой автоблокировки , что снижает среднее врем наработки на отказ, а также возможность включени на светофюре разрешающего огн приIts disadvantage is the presence of the closure of the isolating junction of the track circuit, similar to the relay contact keypad numerical code auto-locking, which reduces the average time between failures, as well as the ability to turn on fire

залипании контактов трансмитерного реле и коротком замыкании изолирующихстыков. Недостатком дешифратора вл етс также невысока надежность.sticking of the contacts of the transmitter relay and short-circuiting the isolating joints. The disadvantage of the decoder is also low reliability.

Целью изобретени вл етс повыщениеThe aim of the invention is to increase

5 надежности работы дещифратора.5 reliability of the descrambler.

Поставленна цель достигаетс тем, что в предлагаемый дешифратор числового кода введены четыре логических элемента И-НЕ, два счетчика, два дешифратора, блоки установки и контрол и два дешифратора лож0 ной информации, при этом, первый выход приемного блока соединен с первыми входами блока установки первого и второго логических элементов И-НЕ, второй выход приемного блока соединен с первымиThe goal is achieved by introducing four NAND logic elements, two counters, two decoders, installation and control blocks and two false information decoders into the proposed numeric code decoder, and the first output of the receiving block is connected to the first inputs of the first and the second logical elements AND-NOT, the second output of the receiving unit is connected to the first

,, входами третьего и четвертого логических элементов И-НЕ, первый выход формировател подключен к вторым входам первого и третьего логических элементов И-НЕ, третьи входы которых соединены с первым и вторым выходами блока контрол , третьим и четвертым выходами соединенного соответственно с первыми входами первого и второго счетчиков, вторые входы которых подключены к выходам третьего и первого логических элементов И-НЕ, третий вход первого тсчетчйка подключен к первому входу блока контрол и второму входу блока установки, третий вход второго сЧётЧика соединен с вторым входом блока контрол и с третьим входом блока установки, четверTtiM входом соединенного с пёрШ1м выходом исполнительного блока, второй выход которого подключен к третьему входу блока контрол , первый вход - к выходу дешифратора ложного сигнала, второй вход - к п тому выходу блока контрол , третий вход- к выходу второго дешифратора ложного сигнала , четвертый и п тый входы - к первым выходам первого и второго блоков пам ти, второй выход формировател соединен с шестым входом блока контрол , седьмой и восьмой входы которого подключены к первому выходу первого счетчика, первому входу первого дешифратора и первому выходу второго счетчика, первому выходу второго дешифратора соответственно, а дев тый и дес тый входы - к второму выходу первого счетчика, второму входу первого дешифратора и второму выходу вторЬго счетчика, второму входу второго дешифратора соответственно , выход первого дешифратора соединен с вторым входом второго логического элемента И-НЕ, выход второго дешифратора соединен с вторым входом четвертого логического элемента И-НЕ, выходы второго и четвертого логических элементов И-НЕ подключены к входам первого и второго блоков пам ти соответственно, выходы первого и второго блоков пам ти соединены с входами первого и второго дешифраторов ложного сигнала соответственно. На чертеже изображена функциональна схема дешифратора числового кода. Дешифратор числового кода содержит приемный блок 1, .логические элементы И-НЕ 2-5, генератор 6, формирователь 7 импульсов, блок контрол 8, счетчики 9, 10, дешифраторы 11, 12, блоки пам ти 13, 14, исполнительный блок 15, блоки управлени реле 16, 17, блок установки 18 в «О дешифраторов ложной информации 19, 20. Дешифратор числового кода работает следующим образом. В исходном состо нии тригггеры счетчиков 9, 10, исполнительного блока 15 под действием сигнала с блока установки 18 устанавливаютс в состо ние «О. При поступлении с рельсовой цепи кодового импульса триггер приемного блока 1 из состо ни «О переходит в состо ние «1 и дает разрешение на работу счегчика 9, который отсчитывает длительность кодового импульса. Состо ние триггера счетчика 9 через дешифратор 11 записываетс в блоке пам ти 13. Г1ри отсутствии входного кодового импульса, триггер приемного блока Г возвращаетс в состо ние «О и дает разрешение на работу счетчика 10, отсчитывающего длительность кодового интервала. Состо ние триггеров счетчика 10 через дешифратор,, The inputs of the third and fourth logical elements AND-NOT, the first output of the imaging device is connected to the second inputs of the first and third logical elements AND-NOT, the third inputs of which are connected to the first and second outputs of the control unit, the third and fourth outputs connected respectively to the first inputs and the second counters, the second inputs of which are connected to the outputs of the third and first NAND logic elements, the third input of the first meter is connected to the first input of the control unit and the second input of the installation unit, the third input The second counter is connected to the second input of the control unit and to the third input of the installation unit, a fourth TtiM input connected to the first output executive unit, the second output of which is connected to the third input of the control unit, the first input to the output of the false signal decoder, the second input to the fifth output the control unit, the third input to the output of the second decoder of the false signal, the fourth and fifth inputs to the first outputs of the first and second memory blocks, the second output of the driver is connected to the sixth input of the control unit, the seventh and eighth Their inputs are connected to the first output of the first counter, the first input of the first decoder and the first output of the second counter, the first output of the second decoder, respectively, and the ninth and tenth inputs to the second output of the first counter, the second input of the first decoder, and the second output of the second counter, the second input of the second decoder is respectively connected to the second input of the second decoder; the output of the second decoder is connected to the second input of the fourth AND logical gate E, outputs of second and fourth logic AND-NO elements are connected to the inputs of the first and second memory blocks, respectively, the outputs of the first and second memory blocks connected to inputs of the first and second decoders respectively false signal. The drawing shows a functional diagram of the decoder numeric code. The numeric code decoder contains a receiving unit 1, logical elements AND NOT 2-5, generator 6, pulse generator 7, control unit 8, counters 9, 10, decoders 11, 12, memory blocks 13, 14, execution unit 15, Relay control units 16, 17, installation unit 18 in the “About decoders of false information 19, 20. The decoder of the numeric code works as follows. In the initial state, the triggers of the counters 9, 10, the execution unit 15, under the action of a signal from the installation unit 18, are set to the state "O." When a code pulse arrives from the track circuit, the trigger of receiving unit 1 from the state “O” goes to state “1” and gives permission for operation of the checker 9, which counts the duration of the code pulse. The trigger state of the counter 9 is written to the memory unit 13 via the decoder 11. If there is no input code pulse, the trigger of the receiving unit G returns to the "O" state and gives permission for the operation of the counter 10 counting the length of the code interval. The state of the trigger 10 counter through the decoder

ВЙ4 ЛгЛ-..,-:.-.ВЙ4 ЛгЛ - .., -: .-.

Claims

1. Authors certificate of the USSR 206630, cl. H 03 K 13/00, 1967.

2. Authors certificate of the USSR 518408, cl. N. 03 K 13/00, 1976.