SU734578A1 - Дискретно-аналоговый анализатор спектра - Google Patents

Description

Изобретение относится к специализированным средствам аналоговой вычислительной техники, предназначенным для спектрального анализа широкополосных детерминированных и случайных сигналов.

Известен спектральный анализатор, содержащий сдвигающий регистр, блоки умножения, усреднения, генераторы гармонических сигналов, компараторы, селекторы счетчика [1].

Однако устройство характеризуется сложностью и разнородностью аппаратуры.

Известно также устройство для спектрального анализа, содержащее .генератор импульсов, квантователь, вход которого является входом анализатора, а выход соединен со входом ячейки памяти, выход которой подключен к объединенным входам дискретно-аналоговых вычислительных ячеек первой из последовательно соединенных матриц, выхода ясеек по- . следней матрицы являются-выходами анализатора [2].

Такое устройство обладает большой сложностью и низкой точностью. Так, они содержат по N квантователей, N ячеек памяти и Ν·η аналоговых вычислительных ячеек, где N - число одновременно обрабатываемых отсчетов анализируемого сигнала, η - число последовательно соединенных матриц вычислительных ячеек, равное числу итераций быстрого преобразования Фурье (БПФ). Низкая точность обусловлена необходимостью хранить в ячейках памяти выборки входного аналого-. вого сигнала в течение всего времени анализа равного Nat, где δt - интервал дискретизации.

Цель изобретения — повышение точности и упрощение анализатора.

Для достижения поставленной цели в устройство введен формирователь серий тактовых импульсов, вход кото20 рого соединен с выходом генератора импульсов, первый выход — с управляющим входомiквантователя, а другие выходы подключены к управляющим входам дискретно-аналоговых вычислительных Ячеек соответствующих матриц, число ячеек в первой матрице равно основанию первой итерации быстрого преобразования Фурье (БПФ), при этом в каждой из последующих матриц вы30 числительные ячейки объединены в груп пы, число ячеек в группе равно реализуемому в этой матрице основанию быстрого преобразования Фурье, а число групп равно числу ячеек предыдущей матрицы, информационные входы всех ячеек, входящих в одну группу объединены и соединены с выходом соответствующей ячейки предыдущей матрицы.

Дискретно-аналоговые вычислительные ячейки всех матриц содержат два дифференциальных сумматора с симметрирующими резисторами и звеньями обратной связи и коммутатор, первый и второй входы которого являются информационными входами дискретноаналоговой вычислительной ячейки, управляющий вход которой является третьим входом\коммутатора, первая и вторая группа выходов которого соединена соответственно с входными резисторами первого и второго дифференциальных сумматоров, выходы которых являются соответствующими выходами дискретно-аналоговой вычислительной ячейки, причем число, величина и место подключения входных резисторов каждого дифференциального сумматора, определяются грифом БПФ. В дискретно-аналоговых вычислительных ячейках всех матриц, кроме последней, в качестве звеньев обратной связи применены резисторы, а в ячейках последней матрицы применены конденсаторы с параллельно подключенными разрядниками, первый и второй подключены между выходом соответствующего дифференциального сумматора и суммирующей точкой его инвертирующего входа, а третий и четвертый подключены между суммирующей точкой неинвертирующего входа и нулевой шиной,

На фиг. 1 представлена блок-схема дискретно-аналогового анализатора спектра комплексных сигналов; на фиг. 2 — схема типовой дискретно-аналоговой вычислительной ячейки, используемой во всех матрицах, кроме последней; на фиг. 3 — схема типовой дискретно-аналоговой вычислительной ячейки, используемой в последней матрице.

Анализатор содержит блок 1 управления с генератором 2 импульсов и формирователем 3 серий тактовых импульсов, квантователь 4 по времени с ячейкой 5 памяти, блоки 6, состоящие из дискретно-аналоговых вычислительных ячеек 7 и 8.

Дискретно-аналоговая вычислительная ячейка, используемая во всех матрицах, кроме последней, представляет собой комплексное взвешивающее устройство, коэффициент комплексного < взвешивания-которого изменяется в соответствии с управляющими импульсами T-j , i€ 1, n-1. Ячейка 7 содержит коммутатор 9, два дифференциальных сумматора 10 с симметрирующими резне- <

торами 11 (11' ) и резисторами обратной связи 12 ,

Дискретно-аналоговая вычислительная ячейка, используемая в последней матрице, представляет собой комплексное взвешивающе—интегрирующее устройство, коэффициент комплексного взвешивания которого изменяется в соответствии с управляющими импульсами. Ячейка 8 вместо резисторов обратной связи содержит интегрирующие емкости 13, параллельно которым подключены разрядники 14 (электронные ключи), управляемые импульсом сброса Т_с .

Сложность используемых дискретноаналоговых вычислительных ячеек не Превышает сложности соответствующих аналоговых вычислительных ячеек известного устройства, а их число равное п <

Μ = η +ПГ. +Γ.»η,Γ,Λ..ίΝ=Σ П с. ^1,2 ' ^{2 3} < = ( кН * гораздо меньше числа ячеек известного устройства, равного nN. Например в случае г.=г^=...=г, N=rⁿ , число ячеек в ¹) раз меньше числа ячеек известного устройства. В слу чае проектирования дискретно-аналогового анализатора для анализа только действительных входных сигналов использование свойств комплексной сопряженности позволяет уменьшить число ячеек в два раза.

Дискретно-аналоговый анализатор спектра работает следующим образом.

Аналоговый входной сигнал поступает на вход квантователя 4. Импульсы с генератора 2 блока 1 управления через формирователь 3 стробируют квантователь 4, Выборочные значения входного сигнала, фиксируемые с частотой следования стробирующих импульсов, подаются на ячейку 5 памяти, где они запоминаются на время At (вместо NAt)', Выходное напряжение ячейки памяти поступает на входы ячеек 7 первой матрицы 6. В процессе ввода информации серии тактовых импульсов т₄, Т₂, .,., Т_п с формирователя 3 подаются на вычислительные ячейки соответствующих матриц, осуществляя управление комплексным взвешиванием каждой выборки сигнала в соответствии с грифом БПФ для каждой из групп гармоник. К концу ввода последней выборки анализируемого сигнала с выходом ячеек 8 последней матрицы снимаются значения ортогональных составляющих комплексного спектра и осуществляется сброс показа ний по сигналу импульса Т_с .

Claims (3)

1. Изобретение относитс  к специали зированным средствам аналоговой вычислительной техники, предназначенным дл  спектрального анализа широкополосных детерминированных и случайных сигналов. Известен спектральный анализатор содержащий сдвигающий регистр, блок умножени , усреднени , генераторы гармонических сигналов, компараторы селекторы счетчика 1. Однако устройство характеризуетс сложностью и разнородностью аппаратуры . Известно также устройство дл  спектрального анализа, содержащее .генератор импульсов, квантователь, вход которого  вл етс  входом анализатора , а выход соединен со входом  чейки пам ти, выход которой подключен к объединенным входам дискретно-аналоговых вычислительных  чеек первой из последовательно соединенных матриц, выходы  сеек последней матрицы  вл ютс -выходами анализатора 2 . Такое устройство обладает большо сложностью и низкой точностью. Так они содержат по N квантователей, N  чеек пам ти и N п аналоговых вычислительных  чеек, где N - число одновременно обрабатываемых отсчетов анализируемого сигнала, п - число последовательно соединенных матриц вычислительных  чеек, равное числу итераций быстрого преобразовани  Фурье (БПФ), Низка  точность обусловлена необходимостью хранить в  чейках пам ти выборки входного аналого-. вого сигнала в течение всего времени анализа равного Nut, где Аt - интервал дискретизации. Цель изобретени  - повыаение точности и упрощение анализатора. Дл  достижени  поставленной цели в устройство введен формирователь серий тактовых импульсов, вход которого соединен с выходом генератора импульсов, первый выход - с управл юtuHM входом (Квантовател , а другие выходы подкЗточены к управл ющим входам дискретно-аналоговых вычислительных йчеек соответствующих матриц, число  чеек в первой матрице равно основанию первой итерации быстрого преобразовани  Фурье (БПФ), при этом в кгикдой из последующих матриц вычислительные  чейки объединены в группы , число  чеек в группе равно реал зуемому в этой матрице основанию быстрого преобразовани  Фурье, а число групп равно числу  чеек предыдущей матрицы, информационные вхо ды всех  чеек, вход щих в одну груп пу объединены и соединены с выходом соответствующей  чейки предыдущей матрицы. Дискретно-аналоговые вычислительные  чейки всех матриц содержат два дифференциальных сумматора с симметрирующими резисторами и звень ми обратной св зи и коммутатор, первый и второй входы которого  вл ютс  информационными входами дискретноаналоговой вычислительной  чейки, управл ющий вход которой  вл етс  третьим входом коммутатора, перва  и втора  группа выходов которого соединена соответственно с входными резисторами первого и второго дифференциальных сумматоров, выходы которых  вл ютс  соответствующими выходами дискретно-аналоговой вычислительной  чейки, причем число, величина и место подключени  входных резисторов каждого дифференциального сумматора, определ ютс  грифом БПФ, В дискретно-аналоговых вычислительных  чейках всех матриц, кроме последней , в качестве звеньев обратной св зи применены резисторы, а в  чейках последней матрицы применены конденсаторы с параллельно подключенными разр дниками, -первый и второй под ключены между выходом соответствующе го дифференциального сумматора и суммирующей точкой его инвертирующего входа, а третий и четвертый подкл чены между суммирующей точкой неинвертирующего входа и нулевой шиной, На фиг. 1 представлена блок-схема дискретно-аналогового анализатора спектра комплексных сигналов; на фиг. 2 - схема типовой дискретно-ана логовой вычислительной  чейки, используемой во всех матрицах, кроме последней; на фиг. 3 - схема типовой лискретно-аналоговой вычислительной  чейки, используемой в последней матрице. Анализатор содержит блок 1 управлени  с генератором 2 импульсов и формирователем 3 серий тактовых импульсов , квантователь 4. по времени с  чейкой 5 пам ти, блоки 6, состо щие из дискретно-аналоговых вычислительных  чеек 7 и 8. Дискретно-аналогова  вычислительна ,  чейка, иЬпользуема  во всех матрицах, креме последней, представл ет собой комплексное взвешивающее устройство, коэффициент комплексного взвешивани -которого измен етс  в соответствии с управл ющими импульса ми T-i ,i€l,n-l . Ячейка 7 содержит 1 оммутатор 9, два дифференциальных сумматора 10 с симметрирующими речи торами 11 (и ) и резисторами обратной св зи 12 . Дискретно-аналогова  вычислительна   чейка, используема  в последней матрице, представл ет собой комплексное взвешивающе-интегрирующее устройство , коэффициент комплексного взвешивани  которого измен етс  в соответствии с управл ющими импульсами . Ячейка 8 вместо резисторов обратной св зи содержит интегрирующие емкости 13, параллельно которым подключены разр дники 14 (электронные ключи), управл емые импульсом сброса Т,; . Сложность используемых дискретноаналоговых вычислительных  чеек не превышает сложности соответствующих аналоговых вычислительных  чеек известного устройства, а их число равное M ,r-r.... П г, 2 к«( гораздо меньше числа  чеек известного устройства, равного nN. Например в случае r,r...r, , число  чеек в . раз меньше числа  чеек известного устройства. В случае проектировани  дискретно-аналогового анализатора дл  анализа тольк6 действительных входных сигналов использование свойств комплексной сопр женности позвол ет уменьшить число  чеек в два раза. Дискретно-аналоговый анализатор спектра работает следующим образом. Аналоговый входной сигнал поступает на вход квантовател  4. Импульсы с генератора 2 блока 1 управлени  через формирователь 3 стробируют квантователь 4, Выборочные значени  входного сигнала, фиксируемые с частотой следовани  стробирующих импульсов , подаютс  на  чейку Ь пам ти , где они запоминаютс  на врем  At (вместо Nat), Выходное напр жение  чейки пам ти поступает на входы  чеек 7 первой матрицы 6. В процессе ввода информации серии тактовых импульсов Т , Т2 , . , ., Tf, с формировател  3 подаютс  на вычислительные  чейки соответствующих матриц, осуществл   управление комплексным взвешиванием каждой выборки сигнала в соответствии с грифом ВПФ дл  каждой из групп гармоник. К концу ввода последней выборки анализируемого сигнала с выходом  чеек 8 последней матрицы снимаютс  значени  ортогональных составл ющих комплексного спектра и осуществл етс  сброс показаНИИ по сигналу импульса Т . Формула изобретени  1. Дискретно-аналоговый анализатор спектра, содержащий генератор импульсов , квантователь, вход которохО  вл етс  входом анализатора, а выход соединен со входом  чейки пам ти, выход которой подключен к объединенным входам дискретно-аналоговых вычислительных  чеек первой из последовательно соединенных матриц, выходы  чеек последней матрицы  вл ютс  выходами анализатора, отличающий с  тем, что, с целью повышени  точности и упрощени  анализатора, в дискретно-аналоговый анализатор спектра введен формирователь серий тактовых импульсов, вход которого соединен с выходом генератора импульсов , первый выход - с управл ющи входом квантовател , а другие выходы подключены к управл ющим входам дискретно-аналоговых вычислительных  чеек соответствующих матриц, число  чеек и первой матрице равно основанию первой итерации быстрого преобразовани  Фурье, при этом в каждой из последующих матриц вычислительные  чейки, объединены в группы, число  чеек в группе равно реализуемому в этой матрице.основанию итерации быстрого преобразовани  Фурье, а число групп равно числу  чеек предыдущей матрицы, информационные входы всех  чеек, вход щих в одну группу, объединены и соединены с выходом соответствующей  чейк.и предыдущей матрицы.
2. 2, Устройство по П.1, отличающеес  тем, что дискретноаналоговые вычислительные  чейки всех матриц, содержат два дифференциальных сумматора с симметрирующим резисторами и звень ми обратной св зи и коммутатор, первый и второй вхды которого  вл ютс  информационными входами дискретно-аналоговой вычислительной  чейки, управл ющий вход которой  вл етс  третьим входом коммутатора, перва  и втора  группа выходов которого соединена соответственно с входными резисторами первого и второго дифференциальных сумматоров , выходы которых  вл ютс  соответствующими выходами дискретноаналоговой вычислительной  чейки,

   0 причем число, величина и место подключени  входных резисторов каждого дифференциального сумматора, определ ютс  грифом быстрого преобразовани  Фурье.

   5
3. 3. Устройство по ПП.1, 2, отличающеес  тем, что,в дискретноаналоговых вычислительных  чейках всех матриц, кроме последней, в качестве звеньев обратной св зи приме0 нены резисторы, а в  чейках последней матрицы применены конденсаторы с параллельно подключенными разр дниками , первый и второй подключены между выходом соответствующего диф5 ференцисшьного сумматора и суммирующей точкой его инвертирующего входа, ,а третий и четвертый подключены между суммирующей точкой неинвёр .тируюмего входа и нулевой шиной.

   Источники информации,

   0 прин тые во внимание при экспертизе

   1. Мирский с. . Аппаратурное определение характеристик случай1972 ,

   Энерги 

   ных процессов,

   5

   с.264.:

   2. Авторское свидетельство СССР № 484528, кл. G 01 R 23/00, 1974 (прототип).