SU729847A1 - Логический элемент - Google Patents
Логический элемент Download PDFInfo
- Publication number
- SU729847A1 SU729847A1 SU782618166A SU2618166A SU729847A1 SU 729847 A1 SU729847 A1 SU 729847A1 SU 782618166 A SU782618166 A SU 782618166A SU 2618166 A SU2618166 A SU 2618166A SU 729847 A1 SU729847 A1 SU 729847A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- transistor
- field
- effect transistor
- input
- logical
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Description
Изобретение относится к области проектирования базовых логических вентилей и может быть использовано в различных устройствах импульсной техники.
Известен логический элемент на биполярном транзисторе, соединенным с полевым транзистором с управляющим р-п-переходом £1].
Недостатком этого элемента является низкое быстрбдействие. J(}
Известен логический элемент, содержащий р-п-р транзистор и многостоковый У) -канальный полевой транзистор с р-затвором, который соединен с коллектором р-п-р-транзистора и входом схемы, исток ц полевого транзистора* соединен с базой р_п-р-транзистора и с шиной нулевого потенциала, стоки полевого транзистора соединены с выходами схемы, а эмиттер р_п-р-транзистора - с шиной питания. jq Такая схема дает возможность работы при низких напряжениях питания (несколько сотен милливольт) и имеет низкие значения энергии переключения QQ.
Недостатком указанного элемента ι является невысокое быстродействие (среднее время задержки распространения сигнала в прототипе не может быть сделано менее 10 нс).
Цель изобретения - повышение быстродействия. Это достигается тем, что в элемент введен диод Шоттки, анод которого соединен со входом элемента, а катод - с шиной нулевого потенциала.
На чертеже приведена электрическая схема логического элемента.
Он содержит р-п-р-транзистор 1 и многостоковый п-канальный полевой транзистор 2. Затвор р~типа полевого транзистора сообщен с коллектором р-п-р транзистора и со входом элемента 3, Исток полевого транзистора соединен с базой р-п-р-транзистора и с шиной нулевого потенциала 4. Стоки полевого транзистора связаны с выходами элемента 5. Эмиттер р-п-р транзистора соединен с» шиной питания 6. Между входом
· '
3.. . '7^9 8 47 элемента 3 и шиной нулевого потенциала 4 включен соответственно анодом и катодом диод Шоттки 7.
Логический элемент работает следующим образом.
На шину питания 6 подается положительное напряжение, смещающее эмиттер р-п-р-транзистора в прямом направлении. При низком уровне напряжения Vo на входе элемента 3, соответствующем логическому О, полевой транзистор оказывается закрытым; сопротивление канала полевого транзистора выбирается большим. Коллекторный ток р-п-р-транзистора оказывается максимальным и равным 1о . Он определяется током через эмиттер р-п-р-транзистора, его небольшим насыщением и сопротивлением канала открытого полевого транзистора Предыдущего логического элемента (выход которого соединен со входом рассматриваемого элемента), куда поступает коллекторный ток. Ток через диод Шоттки при этом мал.
При высоком уровне напряжения на входе элемента, соответствующем логической 1, полевой транзистор открывается, и сопротивление его канала уменьшается. Коллекторный ток р-п-р-трайзи— стора уменьшается до значения ив основном определяется падением напряжения на диоде Шоттки, ток через который возрастает. На выходах элемента 5 высокий уровень напряжения сменяется низким, то есть рассматриваемый логический элемент инвертирует сигнал. Для построения более сложных логических элементов, триггеров, ячеек памяти и т.п., кроме рассмотренного свойства схемы инвертировать сигнал, используется и тот факт, что при объединении выходов функция у различных схем реализуется Проводное И.
Введение диода Шоттки в логический элемент возможно благодаря его более высокому входному импедансу. В этом случае напряжение на затворе меньше и не превышает падения напряжения на прямосмещенном диоде Шоттки, что полностью устраняет инжекцию из затвора в канал полевого транзистора и в сочетании с уменьшением логического перепада способствует повышению быстродействия. Большое значение в быстродействии логического элемента имеет резкое ограничение степени насыщения р-п-р-транзистора.
Claims (2)
- (54) ЛОГИЧЕСКИЙ Изобретение относитс к области проектировани базовых логических вентилей и может быть использовано в раз личных устройствах импульсной техники. Известен логический элемент на бипол рном транзисторе, соединенным с полевым транзистором с утфавл юшим р-п-переходом lQ, Недостатком этого элемента вл етс низкое быстрЬдействие. Известен логический элемент, содержащий р-п-р транзистор и многостоковы in -канальный полевой транзистор с р-за вором, который соединен с коллектором р-п-р-транзистора и входом схемы, исто полевого транзистора соединен с базой р-п-р-транзистора и с шиной нулевого потенциала, стоки полевого транзистора соединены с выходами схемы, а эмиттер р п-р транзистора - с шиной питани . Така схема дает возможность работы пери низких напр жени х питани (несколько сотен милливольт) и имеет низкие значени энергии переключеген ЪЗНедостатком указанного элемента i вл етс невысокое быстродействие (среднее врем задержки распространени сигнала в прототипе не может быть сделано менее 10 не). Цель изобретени - повышение быстродействи . Это достигаетс тем, что в элемент введен диод Шоттки, анод которого соединен со входом элемента, а катод - с шиной нулевого потенциала. На чертеже приведена электрическа схема логического элемента. Он содержит рт п-р-трангистор 1 и многостоковый п-канальный полевой транзистор
- 2. Затвор р-типа полевого транзистора соойцен с Коллектором р-п-р транзистора, и со входом элемента 3, Исток полевого транзистора с базой р-п-р-транзистора и с шиной нулевого потенциала 4. Стоки полевого транзистора св заны с выходами элемента 5. Эмиттер р-п-р транзистора соединен с шиной питани 6. Между вх&дом элемента 3 и гшгаой нулевого потенциала 4 включен соответственно анодом и катодом диод Шоттки 7, Логический элемент работает следующим образом. На шину питани 6 подаетс положительное напр жение, смещающее эмиттер р-п-р-транзистора в пр мом направлени . При низком уровне напр же1ш VQ на входе элемента 3, соответствующем Лр ГИЧескому О, гюлевой транзистор оказываетс закрытым; сопротивление канала полевого транзистора выбираетс большим. Коллекторный ток р-п-р-транзистора оказываетс максимальным и равным IQ . Он определ етс током через эмиттер р-п-р-транзистора, его небольшим насыщением и сопротивлением канала открытого полевого транзистора Лредыдущего логического элемента (выход которого соединен со входом рассма риваемого элемента), куда поступает коллекторный ток. Ток через диод Шоттк при этом мал. При высоком уровне напр жени Vi на входе элемента, соответствующем логической I, полевой транзистор откры ваетс , и сопротивление его канала умен шаетс . Коллекторный ток р-п-р-транзи- стора уменьщаетс до значени 1 ив основном определ етс падением напр жени на диоде Шоттки, ток через который возрастает. На выходах элемента 5 ВЫСО1ШЙ уровень напр жени смен етс низким, то есть рассматриваемый логический элемент инвертирует сигнал. Дл построени более сложных логических элементов, триггеров, чеек пам ти и т.п., кроме рассмотренного сво ства схемы инвертировать сигнал, испол зуетс и тот факт, что при объединении выходов у различных схем реализуетс функци Проводное И. Введе1ше диода Шоттки в логический элемент возможно благодар его более высокому входному импедансу. В этом случае напр жение на затворе меньше и не превышает падени напр жени на пр мосмещенном диоде Шоттки, что полностью устран ет инжекцию из затвора в канал полевого транзистора и в сопоташш с уменьшением логического перепада способствует повышению быстродействи . Большое значение в быстродействии логического элеме1гга имеет резкое ограничение степени насьпиени р-п-р-транзистора. Формула изобретени Логический элемент, содержащий р-п-р-транзистор и многостоковый п-канальный полевой транзистор с р-затвором, который соединен с коллектором р-н-р-транзистора и входом элемента, исток полевого транзистора соединен с базой р-п-р-транзистора и с шиной нулевого потенциала, стоки полевого транзистора соединены с выходами элемента, эмиттер р-п-р-транзистора соединен с шиной питани , отличающийс тем, что, с целью повышетш быстродействи , в элемент введен диод Шоттки, агюд которого соединен со входом элемента, катод - с шиной нулевого потенциала. Источтопси информации, прин тые во внимание при экспертизе 1. Безбородников Б. А. и др. Совр менна элементна база бипол рных БИС, NO 3, с. 23-27, 1978 2,:3r lernQl onGu 5о%Ш-Slate Grcuns CQnIerence.p. 222-223, 1977.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782618166A SU729847A1 (ru) | 1978-05-22 | 1978-05-22 | Логический элемент |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782618166A SU729847A1 (ru) | 1978-05-22 | 1978-05-22 | Логический элемент |
Publications (1)
Publication Number | Publication Date |
---|---|
SU729847A1 true SU729847A1 (ru) | 1980-04-25 |
Family
ID=20765687
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782618166A SU729847A1 (ru) | 1978-05-22 | 1978-05-22 | Логический элемент |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU729847A1 (ru) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6008687A (en) * | 1988-08-29 | 1999-12-28 | Hitachi, Ltd. | Switching circuit and display device using the same |
-
1978
- 1978-05-22 SU SU782618166A patent/SU729847A1/ru active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6008687A (en) * | 1988-08-29 | 1999-12-28 | Hitachi, Ltd. | Switching circuit and display device using the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920004919B1 (ko) | 반도체 집적회로 장치 | |
KR930000968B1 (ko) | 반도체 집적회로 | |
US3551693A (en) | Clock logic circuits | |
US3995172A (en) | Enhancement-and depletion-type field effect transistors connected in parallel | |
CN101467352A (zh) | 具有四端子jfet器件的电路配置 | |
US4028556A (en) | High-speed, low consumption integrated logic circuit | |
KR930015345A (ko) | 상보 입력 버퍼가 있는 집적 회로 | |
KR850006277A (ko) | 입력버퍼 및 임계 전압 증가방법 | |
US3805095A (en) | Fet threshold compensating bias circuit | |
US4725746A (en) | MOSFET buffer circuit with an improved bootstrapping circuit | |
US4112296A (en) | Data latch | |
SU729847A1 (ru) | Логический элемент | |
US4406956A (en) | FET Circuit for converting TTL to FET logic levels | |
KR790001774B1 (ko) | 논리회로 | |
Lehovec | GaAs enhancement mode FET-tunnel diode ultra-fast low power inverter and memory cell | |
US3417266A (en) | Pulse modulator providing fast rise and fall times | |
US3621292A (en) | Pulsed substrate transistor inverter | |
US4016595A (en) | Field effect transistor switching circuit | |
CN206332608U (zh) | 一种igbt栅极电阻可变电路 | |
SU940308A1 (ru) | Логический вентиль | |
CN221765975U (zh) | 一种电压比较电路 | |
SU1262695A1 (ru) | Элемент троичной логики | |
SU1034181A1 (ru) | Импульсный источник тока | |
SU425304A1 (ru) | Устройство для получения отрицательных сопротивлений | |
SU497721A1 (ru) | Генератор линейно-измен ющегос напр жени |