(54) УСТРОЙСТВО ПРОМЕЖУТОЧНОЙ ПАМЯТИ РАЗРАВНИВАЮЩЕЮ ТИПА Изобретение относитс к радиотехническим устроГгствам и может использоватьс дл измерени характеристик пол ионизирующих излучений, в частности пр радиоактивном каротаже скважин. .Из основного авт. св. № 661748 известно устройство промежуточной пам ти разравнивающего типа, в котором ас1гахронный вход первого триггера соединен с HtCDepcHbiM выходом второго триг гера, пр мой выход каждого триггера соедшген с управл ющим входом того же триггера через чейку И-НЕ, второй вход каждой чейки И-НЕ соединен с инверсным выходом каждого последующего триг гера, а выход генератора синхроимпульсов соединен со вторым входом п -ной чейки И-НЕ, выход которой вл етс выходом устройства. Недостатком устройства вл етс низка надежность и точность преобразовани . Цель изобретени - повьпиение надежности и точности преобразовани устройства промежуточной пам ти разравнивающего типа. Это достигаетс тем, что в устройстве промежуточной пам ти ра авниваюшего типа, в котором асинхронный вход первого триггера соединен с инверсным выходом второго триггера, пр мой выход каждого триггера соединен с управл5пощим входом того же триггера через 1гчейку И-НЕ, второй вход каждой $гчейки И-НЕ соединен с инверсным выходом каждого последующего триггера, а выход генератора синхроимпуттызов соединен со вторым входом п -ной чейки И-НЕ, выход которой вл етс выходом устройства , второй вход каждой чейки И-НЕ соединен с пр мым выходом каждого последующего триггера через инвертор. На чертеже представлена принщтпиальна схема устройства,. Устройство содержит накопительный регистр, состо щий из п синхронизируемых триггеров 1-4, чейки И-НЕ 5-8 , инверторы 9-И, генератор 12 синхроимпульсов . При соединении пр мого выхода каждого триггера с входом S этого же триггера через чейку И-НЕ и входом предыдущего триггера через инвертор и чейку И-НЕ отпадает необходимость выполнени услови тг t .В этом . сатучае каждый предыдущий триггер может возвратитьс в состо$шие О лишь по завершении процесса возврата в состо ние О каждого последующего триггера , так как сигнал, подаваемый на входы S двух соседних триггеров, снимаетс с одного к того же пр мого выхода второго из триггеров. Таким образом, незначительное увели чение числа элементов в устройстве .промежуточной пам ти разравнивающего типа резко повыщает надежность и точ33 ность преобразовани предлагаемого устройства . К тому же, при таком соединении элементов в устройстве по вл етс воз можность использовани микросхем одной и той же серии. При реализации устройства были использованы триггеры и логические элементы И-НЕ одной и той же серии (серии 134). мула изобрете.ни Устройство промежуточной пам ти разравнивающего Tima по авт. св. № 661748, отличающеес тем, что, с целью повышени надежности и точности преобразовани устройства , второй вход каждой чейки И-НЕ соединен с пр мым выходом каждого последующего триггера через инвертор.(54) INTERMEDIATE MEMORY DEVELOPMENT TYPE The invention relates to radio engineering and can be used to measure the characteristics of the field of ionizing radiation, in particular, the radioactive well logging. . From the main auth. St. No. 661748 a leveling type intermediate memory device is known, in which the as1 asynchronous input of the first trigger is connected to the HtCDepcHbiM output of the second trigger, the forward output of each trigger is connected to the control input of the same trigger through the AND-NOT cell, the second input of each AND-NOT cell is connected to the inverse output of each successive trigger, and the output of the clock generator is connected to the second input of the n-th AND-NOT cell, the output of which is the output of the device. The drawback of the device is low reliability and accuracy of conversion. The purpose of the invention is to increase the reliability and accuracy of conversion of a leveling type intermediate memory device. This is achieved by the fact that in an intermediate memory device of the avionic type, in which the asynchronous input of the first trigger is connected to the inverse output of the second trigger, the direct output of each trigger is connected to the control terminal of the same trigger through the 1H-checker, the second input of each $ jick IS-NOT is connected to the inverse output of each subsequent trigger, and the output of the sync generator is connected to the second input of the n-th AND-NOT cell, the output of which is the output of the device, the second input of each AND-NOT cell is connected to the direct output each subsequent trigger through the inverter. The drawing shows the printable circuit diagram of the device. The device contains a cumulative register consisting of n synchronized triggers 1-4, cells AND-NE 5-8, inverters 9-I, generator 12 clock pulses. When the direct output of each trigger is connected to the input S of the same trigger via the IS-NOT cell and the input of the previous trigger via the inverter and the AND-NO cell, it is not necessary to fulfill the condition tg. In this. Each previous trigger can return to a state O only upon completion of the return process to the state O of each successive trigger, since the signal applied to the inputs S of two adjacent triggers is removed from one to the same direct output of the second one of the triggers. Thus, a slight increase in the number of elements in the device of a leveling type intermediate memory dramatically increases the reliability and accuracy of the conversion of the proposed device. In addition, with this combination of elements in the device, it is possible to use chips of the same series. In the implementation of the device, triggers and logical elements of the NAND of the same series (series 134) were used. Mula invention. The device of the intermediate memory leveling Tima on author. St. No. 661748, characterized in that, in order to increase the reliability and accuracy of the device conversion, the second input of each AND-NE cell is connected to the direct output of each subsequent trigger via an inverter.
Ф 5F 5
9 69 6
7 7
-о-about