SU720680A1

SU720680A1 - Phase discriminator

Info

Publication number: SU720680A1
Application number: SU772442936A
Authority: SU
Inventors: Юрий Константинович Майоров; Вадим Владимирович Афанасьев
Original assignee: Предприятие П/Я А-1902
Priority date: 1977-01-05
Filing date: 1977-01-05
Publication date: 1980-03-05

Description

(54) ФАЗОВЫЙ ДИСКРИМИНАТОР(54) PHASE DISCRIMINATOR

1one

Изобретение относитс к измерительной технике, может быть использовано дл измерени разности фаз двух напр жений.The invention relates to a measurement technique, can be used to measure the phase difference of two voltages.

Известен фазовый дискриминатор, содержащий триггер, две трехвходовые схемы совпадени , инверторы входного и опорного сиг: налов и сумматор; при этом два входа одной схемы совпадени соединены с источником входного сигнала и выходом инвертор а опорного сигнала соответственно, третий ее вход соединен с пр мым выходом триггера , два входа второй схемы совпадени соединены с источником опорного сигнала и выходом инвертора входного сигнала соответственно 1.A phase discriminator is known that contains a trigger, two three-input coincidence circuits, input and reference signal inverters, and an adder; two inputs of the same coincidence circuit are connected to the input source and the output of the reference signal inverter, the third input is connected to the forward trigger output, two inputs of the second matching circuit are connected to the input source and the input inverter output, respectively.

Однако известный фазовый дискриминатор сложен и поэтому недостаточно надежен.However, the known phase discriminator is complex and therefore not reliable enough.

Цель изобретени - упрощение и повышение надежности схемы.The purpose of the invention is to simplify and increase the reliability of the circuit.

Дл этого в фазовом дискриминаторе, содержащем триггер, две трехвходовые схемы совпадени , инверторы входного и опорного сигналов и сумматор, причем дйа входа одной схемы совпадени соединены с источником входного сигнала и выходом инвертора опорного сигнала соответственно.To do this, in the phase discriminator containing a trigger, two three-input matching circuits, input and reference inverters, and an adder, with the inputs of one matching circuit connected to the input source and output of the reference inverter, respectively.

третий ее вход соединен с пр мым выходом триггера, два входа второй схемы совпадени соединены с источником опорного сигнала и выходом инвертора входного сигнала соответственно, fpeтий ее вход совпадени соединен с инверсным выходом триггера , выходы схем сбвпаденй подключены ко входам сумматора,а входы триггера подключены к выходамдвухдополнигельно введенных схем совпадени , два входа каждой из которых соединены с выходами инверторов входного и опориого сигналов, а третьи входы подключены к источнику входного и опорного сигййлов соответствённо.its third input is connected to the forward trigger output, the two inputs of the second coincidence circuit are connected to the reference source and the inverter output of the input signal, respectively, its match input is connected to the inverse trigger output, the outputs of the matching circuit are connected to the inputs of the adder, and the trigger inputs are connected to two double-input circuits for each of the inputs of which are connected to the inverter outputs of the input and reference signals, and the third inputs are connected to the input and reference sources accordingly.

На фиг. 1 изображена структурна электрическа схема фазового дискриминатора, на фиг. 2 изображены временные диаграммы по сн ющие работу схемы.FIG. 1 shows a structural electrical circuit of a phase discriminator; FIG. Figure 2 shows time diagrams for the schemes that show the operation.

Фазовый дискриминатор содержит триггер 1, две трехвходовые схемы совпадени 2, 3, инверторы входного и опорного сигналов 4, 5 и сумматор 6, причем два входа схемы совпадени 2 соединены с источником входного сигнала 7 и выходом инвертора опорного сигнала 5 соответственно, третий ее вход соединен с пр мым выходом триггера 1. Два входа схемы совпадени 3 соединены с источником опорного сигнала 8 и выходом инвертора входного сигнала 4 соответственно , третий ее вход соединен с инверсным выходом триггера 1. Выходы схем совпадени 2, 3 подключены ко входам сумматора 6, а входы триггера 1 - к выходам двух дополнительно введенных схем совпадени 9, 10 два входа каждой из которой соединены с выходами инверторов входного и опорного сигналов 4, 5, а третьи входы подключены к источнику входного 7 и опорного 8 сигналов соответственно.The phase discriminator contains a trigger 1, two three-input matching circuits 2, 3, input and reference signal inverters 4, 5, and an adder 6, with two inputs of a matching circuit 2 connected to the input source 7 and the output of the reference signal inverter 5, respectively, its third input with the direct output of the trigger 1. Two inputs of the coincidence circuit 3 are connected to the source of the reference signal 8 and the output of the inverter input signal 4, respectively, its third input is connected to the inverse output of the trigger 1. The outputs of the coincidence circuit 2, 3 are connected to the inputs of the adder 6, and the inputs of the trigger 1 to the outputs of the two additionally entered matching schemes 9, 10, two inputs each of which are connected to the outputs of the input and reference signal inverters 4, 5, and the third inputs are connected to the input source 7 and reference 8 signals, respectively.

Фазовый дискриминатор работает следующим образом.Phase discriminator works as follows.

Предположим, что напр жение входного сигнала (рис. 2а) опережает по фазе напр жение опорного сигнала (рис. 26).Suppose that the input signal voltage (Fig. 2a) is ahead in phase of the voltage of the reference signal (Fig. 26).

При переходе напр жени входного сигнала с низкого уровн на втором входе схемы совпадени 9 некоторое врем , обусловленное инерционностью инвертора входного сигнала 4, присутствует напр жение на высоком уровне (фиг. 2в), поэтому на выходе схемы совпадени 9 по вл етс короткий импульс (фиг. 2г). Импульс со схемы совпадени 9 (рис. 2г) поступает на вход триггера 1 каждый раз при переходе напр жени входного сигна ла с низкого уровн на высокий . Этот импульс переводит триггер 1 в состо ние, при котором на его выходе, соединенном со входом схемы совпадени 2, будет высокий уровень напр жени (фиг. 2е When the input voltage goes from a low level to the second input of the coincidence circuit 9 for some time, due to the inertia of the inverter input signal 4, the voltage is at a high level (Fig. 2c), so a short pulse appears at the output of the coincidence circuit 9 ( . 2d. The impulse from the coincidence circuit 9 (Fig. 2d) is fed to the input of trigger 1 each time the input signal voltage goes from low to high. This pulse translates trigger 1 into a state in which, at its output, connected to the input of the coincidence circuit 2, there will be a high voltage level (Fig. 2e

При переходе напр жени опорного сигнала с низкого уровн на высокий (рис. 26), на выходе схемы совпадени 10 импульсов нет, так как в эти моменты времени, обусловленные инерционностью инвертора опорного сигнала 5, напр жение на его выходе находитс на низком уровне (рис. 2д). Следовательно , триггер 1 находитс посто нно в одном состо нии. При этом на выходе схемы совпадени 2 каждый период по вл ютс импульсы (рис. 2ж), длительность которых пропорциональна фазовому сдвигу между входными напр жени ми фазового дискриминатора.When the voltage of the reference signal goes from low to high (Fig. 26), the output of the coincidence circuit does not have 10 pulses, since at these times, due to the inertia of the inverter of the reference signal 5, the voltage at its output is low (Fig. 2d). Therefore, trigger 1 is constantly in one state. In this case, at the output of the coincidence circuit 2, each period appears pulses (Fig. 2g), the duration of which is proportional to the phase shift between the input voltages of the phase discriminator.

Когда триггер 1 находитс в одном состо нии , схема совпадени 3 посто нно закрыта .When trigger 1 is in the same state, coincidence circuit 3 is permanently closed.

Если в некоторый момент времени напр жение входного сигнала отстает по фазе от напр жени опорного сигнала, триггер 1 измен ет свое состо ние, схема совпадени 2 закрываетс , и на выходе схемы совпадени 3 по вл ютс импульсы напр жени . Длительность которых пропорциональна разности фаз входных напр жений фазового дискриминатора.If at some point in time the voltage of the input signal lags in phase from the voltage of the reference signal, flip-flop 1 changes its state, the matching circuit 2 closes, and the output of the matching circuit 3 causes voltage pulses to appear. The duration of which is proportional to the phase difference of the input voltages of the phase discriminator.

Напр жение на выходе сумматора 6 пропорционально длительности импульсов, подаваемых на его вход, а пол рность этого напр жени зависит от того, на какой вход сумматора подаютс импульсы напр жени .The voltage at the output of the adder 6 is proportional to the duration of the pulses applied to its input, and the polarity of this voltage depends on which input of the adder voltage pulses are applied to.

Следовательно, напр жение на выходе сумматора пропорционально сдвигу фаз между напр жени ми входного и опорного сигналов, а его пол рность зависит от знака разности фаз этих сигналов.Consequently, the voltage at the output of the adder is proportional to the phase shift between the voltages of the input and reference signals, and its polarity depends on the sign of the phase difference of these signals.

Таким образом, данный фазовый дискриминатор при одинаковых параметрах проще прототипа, поскольку содержит один триггер , а не два: в св зи с этим повышаетс его надежность.Thus, this phase discriminator with the same parameters is simpler than the prototype, because it contains one trigger, and not two: in connection with this, its reliability is increased.

Claims

Invention Formula

A phase discriminator comprising, a trigger, two three-input matching circuits, input and reference inverters and an adder, with two inputs of one matching circuit connected to the input source and output of the reference signal inverter, respectively, its third input is connected to the forward trigger output, two the input of the second coincidence circuit is connected to the source of the reference signal and the output of the input signal of the input signal, respectively, characterized in that, in order to simplify and increase its reliability, the third input of the second the drop is connected to the inverse output of the trigger, the outputs of the matching circuits are connected to the inputs of the adder, and the input G of the trigger are connected to the outputs of two additionally introduced matching circuits, two inputs of each of which are connected to the outputs of the input and reference inverters, respectively.

Sources of information taken into account during the examination 1. USSR Author's Certificate No. 416817, cl. H 03 D 3/04, 1972.

g

“; R

,

0/7 (7. C

;

USbix.unS

;

AbiKMH i

g;

.hZ

;

„(& K. Trig

; ff) willow CX.2

h h

II I

14

R

Well

h q