SU690457A1

SU690457A1 - Frequency regulator

Info

Publication number: SU690457A1
Application number: SU772493579A
Authority: SU
Inventors: Дмитрий Акимович Пластун
Original assignee: Предприятие П/Я В-8695
Priority date: 1977-06-06
Filing date: 1977-06-06
Publication date: 1979-10-05

Description

(54) РЕГУЛЯТОР ЧАСТОТЫ(54) FREQUENCY REGULATOR

1one

Изобретение относитс к области автоматического регулировани и может быть применено в системах регулировани с частотно-импульсной формой входного сигнала.The invention relates to the field of automatic control and can be applied in control systems with a pulse-frequency waveform of the input signal.

Известны регул торы частоты вращени газотурбинных двигателей 1, 2, построенные на базе струйных элементов и содержащие датчик и задатчик частоты, вычитатель частот и реверсивное исполнительное устройство .Known frequency controllers for gas turbine engines 1, 2 are known, based on inkjet elements and containing a sensor and frequency adjuster, a frequency subtractor and a reversing actuator.

Ближайшим по технической сущности к изобретению вл етс регул тор частоты 3, содержащий датчик и задатчик частоты, подключенные к входам вычитател частот, первый выход которого соединен с управл ющим входном исполнительного блока, выход которого соединен с входом датчика частоты .The closest in technical essence to the invention is a frequency regulator 3 comprising a sensor and a frequency adjuster connected to the inputs of the subtractor of frequencies, the first output of which is connected to the control input of the execution unit, the output of which is connected to the input of the frequency sensor.

Недостатком таких регул торов вл етс снижение их быстродействи при уменьщении отклонени входных частот от заданных значений.The disadvantage of such controllers is a decrease in their speed with a decrease in the deviation of the input frequencies from the set values.

Это св зано с тем, что при изменении отклонени частоты на входе регул тора измен етс разностна частота управл ющего воздействи . Диапазон изменени разностной частоты управл ющего воздействи This is due to the fact that when the frequency deviation at the input of the regulator changes, the difference frequency of the control action changes. The range of variation of the control difference frequency

простираетс от частоты задатчика при начальных больщих отклонени х входных сигналов до «нулевых частот при малых отклонени х установивщегос состо ни . Наиболее сложными дл отработки вл ютс крайние участки частотного диапазона. Так при отработке «нулевых или близких к ним частот диапазона снижаетс быстродействие регул тора , зависимое от частоты управл ющего воздействи . При отработке высоких частот имеют место пропуски импульсов в отработке интегрирующего привода исполнительного устройства.extends from the setting frequency at the initial large deviations of the input signals to "zero frequencies at small deviations of the steady state." The most difficult to develop are the extreme sections of the frequency range. So, when working off "zero or close to the frequencies of the range, the performance of the regulator decreases, depending on the frequency of the control action. When practicing high frequencies, there are gaps of pulses in the development of an integrating drive actuator.

Целью изобретени вл етс расширение диапазона регулировани регул тора.The aim of the invention is to expand the range of adjustment of the regulator.

Эта цель достигаетс тем, что предложенный регул тор содержит умножитель часто5 ты и ограничитель частот, выход которого соединен с первым входом умножител частоты , второй вход которого подключен к второму выходу вь1читател частот, первый выход - к входу исполнительного блока, а вторые выходы - к входам ограничител частот. Кроме того, умножитель частоты, содержит блок управлени , элемент И, счетчик , блок пам ти, первый и второй делители частоты и генератор опорной частоты, выход которого подключен к входу первого де лйтел частоты и входу второго делител , выход которого подключен к входу счетчика, первый выход которого подключен к входу блока пам ти, а вторые выходы - к Соответствующим вторым выходам умножиТел частоты, выход которого соединен с выхОДОТй первого делител частоты, управл ющий вход которого соединен с выходом блока пам ти. Управл ющий вход блока пам ти соединен с выходом элемента И, первый вход KOtoporo соединен с первым входом умножител частоты, а второй вход - с первым выходом блока управлени , второй выход которого подключен к управл ющему входу счетчика и соответствующему второму вЫхоДу умножител частоты, а вход - к второму входу умножител частоты.This goal is achieved by the fact that the proposed controller contains a frequency multiplier and frequency limiter, the output of which is connected to the first input of the frequency multiplier, the second input of which is connected to the second output of the frequency reader, the first output to the input of the execution unit, and the second outputs to the inputs frequency limiter. In addition, the frequency multiplier contains a control unit, an And element, a counter, a memory unit, the first and second frequency dividers, and a reference frequency generator, the output of which is connected to the input of the first frequency element and the input of the second divider, the output of which is connected to the counter input the first output of which is connected to the input of the memory unit, and the second outputs to the corresponding second outputs of the frequency multiplier, the output of which is connected to the output of the first frequency divider, the control input of which is connected to the output of the memory unit. The control input of the memory unit is connected to the output of the And element, the first input of KOtoporo is connected to the first input of the frequency multiplier, and the second input to the first output of the control unit, the second output of which is connected to the control input of the counter and the corresponding second output of the frequency multiplier, and the input - to the second input of the frequency multiplier.

Эта цель достигаетс также тем, что Ограничитель частот содержит первый эле-, мент И и последовательно соединенные второй э.пемент.. И, элемент ИЛИ и триггер, выход которого подключен к выходу ограничител , частот, а второй вход - невыходу первого элемента И. Входы элементов И и второй вход элемента ИЛИ соедйНены с со (5№ёТс твую ЦИМи входами ограничител частот .This goal is also achieved by the fact that the Frequency Limiter contains the first element, the AND, and the second sequence connected in series. And, the OR element and the trigger, the output of which is connected to the output of the limiter, frequencies, and the second input - the absence of the first element I. The inputs of the AND elements and the second input of the element OR are connected to with (5NoTs with your CIM and frequency limiter inputs.

На чертеже изображена структурна схема регул тора.The drawing shows a block diagram of the regulator.

Регул тор содержит задатчик частоты 1, вычитатель частот 2, умножитель частоты 3, включающий блок управлени 4 счетчик 5. блок пам ти 6, делитель частоты-7,гёкёратор опорной частоты 8, дёл тель частоты 9 и элемент И 10. Регул тор содержит также элементы И 11 и12, TpHrfep 1-3 с разделительными входами и элемент ИЛИ 14, образующие ограничитель частот 15, и исполнительный блок 16.The controller contains frequency adjuster 1, frequency subtractor 2, frequency multiplier 3, including control unit 4, counter 5. memory block 6, frequency divider-7, frequency reference switch 8, frequency divider 9, and element 10. The regulator also contains elements 11 and 12, TpHrfep 1-3 with separation inputs and the element OR 14 forming the frequency limiter 15, and the execution unit 16.

Регул тор работает следующим образом.The regulator works as follows.

Импульсы с задатчика частоты 1 и датчика частоты 17 объекта регулировани поступают на вход вычитател частот 2, .на 1Й бДё коТорого выдел ютс импульсы разностной частоты. Вычитатель частот 2 формирует знак разностной частоты, который подаетс на реверсивный вход исполнительного блока 16.The pulses from frequency adjuster 1 and frequency sensor 17 of the control object are fed to the input of frequency subtractor 2, on the 1st bD the pulses of the difference frequency are cohortly. The frequency subtractor 2 forms the sign of the difference frequency, which is fed to the reversing input of the execution unit 16.

Импульсы разностной частоты поступают на блок управлени 4, умножитель 3, на выходе которого с приходо|уг;;каждого импульса формируютс два разнесенных по времени коротких импульса. Первый из этих импульсов поступает на вход блока пам ти 6 через элемент И 10 дл записи коДа, накопленного счетчиком 5. Второй импульс поступает непосредственно на щину «сброс счетчика 5 и возвращает его в нулевое состо ние.The differential frequency pulses are fed to the control unit 4, a multiplier 3, at the output of which two time-separated short pulses are formed at the arrival of each pulse. The first of these pulses is fed to the input of the memory block 6 through the AND 10 element for recording the code accumulated by the counter 5. The second pulse goes directly to the reset of the counter 5 and returns it to the zero state.

На счетный вход счетчика 5 начинают поступать импульсы с выхода делител частоты 9, а на вход управл емого делител 7 - импульсы с генератора опорной частоты 8. Код, записанный в блок пам ти 6, управл ет коэффициентом делени делител 7. НоThe counting input of counter 5 begins to receive pulses from the output of frequency divider 9, and to the input of controlled divider 7 - pulses from the reference frequency generator 8. The code recorded in memory block 6 controls the division factor of divider 7. But

поскольку на управл ющем входе делител 7 записан код числа, пропорционального периоду разностной частоты, на его выходе формируютс импульсы разностной частоты, умноженной на коэффициент, равный коэффициенту делени делител 9.Since at the control input of the divider 7 a code of a number proportional to the period of the difference frequency is written, the pulses of the difference frequency multiplied by a factor equal to the division factor of the divider 9 are formed at its output.

Дл ограничени разностной частоты используютс два многовходовых элемента И 11 и 12, соединенные входами с разр дами счетчика 5 иЬтвёчаЮщие верхнему и нижнему порогу частот соответственно. ВыходыTo limit the difference frequency, two multi-input elements 11 and 12 are used, which are connected by inputs to counter bits 5 and reach the upper and lower frequency thresholds, respectively. Outputs

элементов 11, 12 соединены с триггером 13 непосредственно через -элемент ИЛИ 14.elements 11, 12 are connected to the trigger 13 directly through the element OR 14.

При накоплении на счетчике 5 числа, превышающего нижний пороговый период, на выход элемента 11 поступает импульс, который переводит триггер 13 в положение, открывающее элемент И 10 дл прохода импульса с блока управлени 4 на запись в блок пам ти 6.When a number exceeding the lower threshold period is accumulated on the counter 5, the output of the element 11 is a pulse that transfers the trigger 13 to the position that opens the AND 10 element for the passage of the pulse from the control unit 4 to the record in the memory block 6.

При накоплении на счетчике 5 за период разностной частоты числа, меньще чем ниж0 НИИ порог,или больщего, чем верхний, триггер 13 не открывает элемент И 10 к моменту прихода на него импульса с блока управлени 4. В результате делитель 7 формирует частоту по периоду, зафиксированному блоком 6 в предыдущем периоде.When a number is accumulated on the counter 5 over the period of the difference frequency, the threshold less than or lower than the upper SRI, the trigger 13 does not open the element AND 10 by the moment the pulse arrives on it from the control unit 4. As a result, the divider 7 generates the frequency over the period fixed by block 6 in the previous period.

Если на счетчике 5 накоплено число, отвечающее рабочему диапазону умножител 3, триггер 13 через элемент 14 возвращаетс в исходное состо ние импульсомIf the counter 5 accumulates a number that corresponds to the working range of the multiplier 3, the trigger 13 through the element 14 returns to its original state

с блока управлени 4, который подаетс на щину «сброс счетчика 5. From control unit 4, which is fed to reset the counter 5 counter.

Таким образом, умножение разностной частоты и ограничение ее диапазона позвол ет повысить качество регулировани , оптимальным образом выбрать диапазон отклонени частот.Thus, multiplying the difference frequency and limiting its range makes it possible to improve the quality of regulation, to select the frequency deviation in the optimal way.

Кроме того, схема ограничени частот может быть использована дл надежного контрол отклонени регулируемого параметра путем использовани импульсных выходов многовходовых элементов И 11 и 12,In addition, a frequency limiting circuit can be used to reliably control the deviation of the controlled parameter by using pulse outputs of multi-input elements 11 and 12,

0 что позвол ет организовать в регул торе встроенный контроль.0 that allows you to organize a built-in control in the controller.

Claims

1. A frequency regulator containing a sensor and a frequency adjuster connected to the inputs of the frequency subtractor, the first output of which is connected to the control input of the execution unit, the output of which is connected to the input of the frequency sensor, characterized in that, in order to extend the control range, it contains a frequency multiplier and a frequency limiter, the output of which is connected to the first input of the frequency multiplier, the second input of which is connected to the second output of the subtractor, the first output to the input of the execution unit, and the BTopbie outputs to the inputs of the ogre frequency readings.

2. The frequency regulator according to claim 1, characterized in that the frequency multiplier comprises a control unit, an element I, a counter, a memory unit, the first and second frequency dividers and a frequency generator, the output of which is connected to the input of the first frequency divider and the input of the second frequency divider, the output of which is connected to the input of the counter, the first output of which is connected to the input of the memory unit, and the second outputs - to the corresponding outputs of the frequency multiplier, the output of which is connected to the output of the first frequency divider, the control input of which is connected to by the memory block stroke, the control input of the memory block is connected to the output of the element I, the first input of which is connected to the first input of the frequency multiplier, and the second input to the first output of the control unit, the second output of which is connected to the control input of the counter and the corresponding second output frequency multiplier, and the input to the second input of the frequency multiplier.

3. The regulator according to claim 2, characterized in that the frequency limiter contains the first And element and the second And series element connected in series, the OR element and the trigger whose output is connected to the frequency limiter output, and the second input to the output of the first And element, and the inputs of the AND elements and the second input of the OR element are connected to the corresponding inputs of the frequency limiter.

Sources of information taken into account in the examination

1. Certificate of author No. 387342, cl. G 05 D 13/44, 1969.

2. Author's certificate number 414572, cl. G 05 D 13/44, 1970.

3. The copyright certificate number 479082, cl. G 05 B 11/16, 1973 (prototype).