SU680199A1 - Генератор цифровых и аналоговых испытательных сигналов - Google Patents

Description

pa, к управл ющему входу блока посто нной пам ти, информационный выход которого соединен с третьим входом коммутатора, третий и четвертый информационные выходы этого коммутатора соединены соответственно с первым и вторым входами вычислительного блока, преобразователь параолельного кода в последовательный , его выход  вл етс  первым выходом генератора , последовательно включенные цифроаналоговый преобразователь и фильтр низкой частоты , выход последнего  вл етс  вторым выходом генератора, введены блок согласовани , два блока программируемой пам ти, блок контрол  испытательных сигналов, индикатор и элемент И, причем управл ющий .вход блока согласоваии , на вход которого подан сигнал внешнего источника информации, соединен с п тым выходом блока управлени , шестой, седьмой и восьмой выходы этого блока подключень соответственно к .управл ющему входу первого блока программируемой,пам ти, к управл ющему входу второго блока программируемой пам ти, к первому входу блока контрол  испытательных сигналов, выход которого соединен с входом индикатора и с первым входом элемента И, второй вход которого подключен к выходу вычислительного блока и к второму входу блока контрол  испытательных сигналов, выход элемента И соединен с входом Ш1фроаналогового преобразовател  и с входом преобразовател  параллельного кода в последовательный, а первый и второй выходы блока согласовани  подключены соответственно к информационному входу первого блока программируемой пам ти, к информационному входу второго блока программируемой пам ти, выход каждого из которых соединен соответственно с п тым и шестым информационными входами коммутатора.

На чертеже приведена структурна  электрическа  схема, предложенного генератора.

Генератор цифровых и аналоговых испытательных сигналов содержит блок 1 управлени , коммутатор 2, первый блок 3 оперативной пам ти, второй блок 4 оперативной пам ти, блок 5 посто нной пам ти, два блока 6 и 7 программируемой пам ти, блок 8 согласовани , вычислительный блок 9, элемент И 10, блок 11 контрол  испытательных сигнаг101в, цифроаналоговый преобразователь 12, преобразователь 13 параллельного кода в последовательный, фильтр 14 низкой частоты, индикатор 15, соответственно первый и второй выходы 16 и 17.

Генератор работает следующим образом.

Блок 1 управлени  задает цикл работы всего генератора, а также при необходимости включает блок 8, который служит дл  обновлени  информации , записанной в блоках 6 и 7, а так как последние имеют низкое быстродействие, то информаци  через коммутатор 2 поступает на первьж и второй блоки 3 и 4. В блок 5 информаци  записываетс  при изготовлен -1и прибора. В соответствии с циклом работы генератора информаци  считываетс  с требуемой скоростью с первого и второго блоков 3 и 4 и блока 5 и через коммутатор 2 подаетс  на вычислительный блок 9, затем информаци  через элемент И 10 соступает на цифроаналоговый преобразователь 12, преобразующий цифровой код в аналоговую величину, и на фильтр 14, с выхода Koioporo испытательный сигнал поступает в аналоговый канал - второй выход 17 генератора .

Преобразователь 13 преобразует параллельный код в последовательный, с его выхода испытательный снгнал поступает в цифровой канал первый выход 16. генератора. Блок 11 контрог лирует цифровые испытательные сигналы, индикатор 15 индицирует режим неправильной работы генератора и предотвращает выдачу неправильного сигнала. Блок 11 контрол  может быть выполнен по любой известной схеме контрол  цифровых сигналов.

Предложенный генератор отличаетс  простотой и позвол ет исключить возможность вьщачи испытательных сигналов, не соответствующих заданным .

Claims (1)

1. Найто X., Сайто С. Генератор испытательного цифрового сигнала. Японский журнал Тэрэбидзен, i971, том 30. Vf 2, с. 114-120.

f