Изобретение относиге к области автоматики и выч-испительной техники, в частности , к. кусочно-пинейным чиспо-импупьоным функциональным нреобразовател м. Известен кусочно-линейный функциональный преобразователь, содержащий управл емые делители частоты, блоки пам ти , дешифраторы, элементы задержки, счет чики, элемент ИЛИ и группы элементов . Известен также функциональный преобразователь , содержащий делитель частоты, блок пам ти, счетчик, дешифратор, элемент ИЛИ и две группы элементов И |.2 . Общими недостатками данных устройст вл ютс пониженное быстродействие, ограниченное временем переключени участков аппроксимании, и сложность конструктивной реализании при высоких точностны требовани х. Наиболее близким по технической сущности к предлагаемому вл етс кусочнолинейный функциональный преобразователь содержащий делитель часгогы, соединенны входом с входом преобразовател , разр дными выходами - с первыми входами элементов И двух групп, а выходом старшего разр да - с входом счетчика числа участков аппроксимации, подключенного разр дными выходами к входам дешифратора, первые выходы которого подключены ко вторым входам элементов Н первой группы, причем выходы элементов И второй группы соединены с входами элемента -1Л11, подключенного выходом к выходу преобразовател |,.3 . Одним из недостатков данного уст ойства вл етс пониженное быстродействие, ограниченное временем переключени участков аппроксимации, которое состоит из времени срабатывани триггера, времени переключени счетчика и задержки переключени дешифратора. Другим недостатком вл етс сложность конструктивной реализании при повышенных требовани х по точности функционального преоб азо 5пни (пор дка 0,1 - О,01°ь), котора определ етс в основном сложностью дешифратора . Целью изобретени вл етс повышение быстродействи преобразовател и упрощение его реализации при повышенных требовани х по точности преобразовани . С этой целью в кусочно-линейный функциональный преобразователь дополнительно введены регистр, реверсивный счетчик, группа элементов И и элемент ИЛИ, соединенный входами с выходами элементов И первой группы и подключенный выходом к счетному входу, реверсивного счетчика, входы управлени реверсом которого соединены со вторыми выходами дешифратора, а разр дные выходы подключеры.-к первым входам элементов И дополнительной группы , соединенных вторыми входами с выходом старшего разр да делител частоты и подключенных выходами через регистр ко вторым входам элементов И второй группы На чертеже изображена блок-схема преобразовател . Преобразователь содержит делитель частоты 1, счетчик числа учасгков аппроксимации 2, дешифратор 3, первую ,4 и вторую 5 группы элементов И, основной элемент ИЛИ 6, дополнигепьный элемент ИЛИ 7, реверсивный счегч к 8, допопиигельную группу элементов И 9 и регистр Ю, Работа устройства осуществл етс следующим образом. Перед началом цикла делитель и счетчик числа участков аппроксимации 2 устанавливаютс в нулевое сосго- ние, а в реверсивный счегчик 8 и регистр 10 записываетс код, равный ординате кон ца nepBoi o учасгка аппроксимации. Одновре менно с дешифратора 3 на первую группу элементов И 4 подаетс код, равный модулю разности приращений функции на втором и первом участке. Если при этом функци имеет положигельную вторую производную, то разрешение с выкоца дешифратора 3 подаетс на вход управлени суммированием реверсивного счегчика 8; если втора производна имеет отрицагельное эначенае, го управление поступает на вход упр 1влени вычитанием. На участок, где втора производна функции равна нулю, счетный вход реверсивного счетчика 8 блокируетс . Длина участков аппроксимации задаетс емкостью делител 1. При поступлении на вход функционального преобразовател числа импульсов, равного абсциссе конца первого участка аппроксимации, на выход последнего пройдет количество импульсов, равное ординате конца первого учасгка аппроксимации, а в реверсивный счетчик 8 запишетс число импульсов, равное приращению функции на втором участке апп-. роксимации. -Ыпульс переполнени делите ,л 1 записывает единицу в счетчик числа участков аппроксимации 2 и поступает на группу элементов И 9, в результате код реверсивного счетчика, соответствующий коэффициенту наклона второго участка аппроксимации , переписываетс в регистр 1О. Новое значение в счетчике чиспа участков аппроксимации 2 дает на выходе дешифратораЗзначение кода, равное модулю разности прирашений функции на третьем и втором участках аппроксимации. В дальнейшем работа элементов преобразовател повтор етс . Таким образом, функциональный преобразователь моделирует заданную функцию методом кусочно-линейной аппроксимации. Как следует из принципа действи предложенного устройства, задание коэффициента наклона на новом участке осуществл етс путем перезаписи кода из реверсивного счетчика в регистр 1О. Следовательно , задержка переключени участков аппроксимации в данном устройстве складываетс из задержки в делителе 1, группе элементов И 9 и регистре 10 и вл етс меньшей величиной, чем врем переключени участков аппроксимации в известных устройствах . Другим важным преимуществом насто щего преобразовател вл етс уменьшение объема дешифратора. В извесгных устройствах значение кода на выходе дешифратора равно прирашению функции на даннсм участке аппроксимации. В предложенном устройстве значение кода на выходе дешифратора определ етс разностью прирашений функциина соседних участках аппроксимации. Мсазанна разность приращений имеет значение на один-два пор дка меньше значени самого прирашени функции. Это обсто тельство подтверждаетс тем, что прирашение функции на некотором отрезке определ етс значением первой производной, а разность прирашений - значением второй лроизводной. Дл наиболое распространенных функций х , х , Сих , 1/.Х (часто встречающихс в расходометрии) при целочисленных значени х аргумента, величина второй производной меньше первой. Таким обр.азом, в предложенном устройстве существенно сокращаетс разр дность выходного кода дешифратора и, следовательно, уменьшаетс количество элементов, необходимых дл его построени . изо)рртечи ft о р м у л Кусочно-линейный функциональный преобразов .агель, содержащий делигель частоты , соединенный входом с входом преобра зовател , разр дными выходами - с первыми входами элементов И двух групп, а выходом старшего разр да - с входом счетчика числа участков аппроксимации, подключенногр разр дными выходами к входам дешифратора, первые выходы которого подключены ко вторым входам элементов И первой группы, причем выходы элементов И второй группы соединены с входами элемента ИЛИ, подключенного выходом к выходу преобразовател , отли чающийс тем, что, с целью, повышени быстродействи преобразовател и упрощени его реализации при повышенных требовани х по точности преобразовани , в него дополнительно введены регистр, ре G5 6 1н;рсивнр,1й счетчик, j-pynna элементов И и чломент ИЛИ, соединенный входами с ныходами элементсмв И первой группы и подключенный выходом к счетному входу роверсивного счегчика, входы управлени реверсом которого соединены со вторыми выходами дешифратора, а разр дные РЫХОПЫ подключены к первым входам элементов И дополнительной группы, соединенных вторыми входами с выходом- старшего разр да делител частоты и подключенных выходами через регистр ко вторым входам элементов И второй группы. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 469213, кл. Н 03 К 13/20, 1973. 2.Авторское свидетельство СССР % 57О532, кл. G Об F 15/34, 1975. 3. Авторское свидетельство СССР № 552623, кл, G 06 G 7/26, 1975.The invention relates to the field of automation and computing technology, in particular, to a piecewise-pinpoint numerical-functional functional converter. A piecewise-linear functional converter is known that contains controlled frequency dividers, memory blocks, decoders, delay elements, counters , element OR and group of elements. Also known is a functional converter containing a frequency divider, a memory block, a counter, a decoder, an OR element, and two groups of AND | .2 elements. The common drawbacks of these devices are the reduced speed, limited by the switching time of the approximation areas, and the complexity of the constructive implementation with high accuracy requirements. The closest in technical essence to the present invention is a slice-line functional converter containing a divider clock, connected to the input of the converter, the bit outputs to the first inputs of the elements of the two groups, and the high-level output of the number of sections connected by bits outputs to the inputs of the decoder, the first outputs of which are connected to the second inputs of the elements of the first group, and the outputs of the elements of the second group are connected to the inputs of the -1L1 element 1, connected to the output of the converter |, .3. One of the drawbacks of this device is the reduced speed, limited by the switching time of approximation segments, which consists of the trigger response time, the counter switching time, and the decoder switching delay. Another disadvantage is the complexity of constructive implementation with increased demands on the accuracy of functional conversion (on the order of 0.1 to 0 °), which is determined mainly by the complexity of the decoder. The aim of the invention is to increase the speed of the converter and simplify its implementation with increased requirements for conversion accuracy. For this purpose, a piecewise linear functional converter additionally introduced a register, a reversible counter, a group of elements AND, and an OR element connected by inputs to the outputs of elements AND of the first group and connected by an output to the counting input of a reversible counter whose inputs for controlling the reverse are connected to the second outputs of the decoder , and the bit outputs of the connectors. - to the first inputs of the elements And an additional group connected by the second inputs to the output of the higher bit of the frequency divider and connected to the outputs through the reg page to the second inputs of AND gates of the second group The drawing shows a block diagram of a transducer. The converter contains frequency divider 1, counter of the number of parts of approximation 2, decoder 3, first, 4 and second 5 groups of elements AND, main element OR 6, additional element OR 7, reversible schegch to 8, additional group of elements And 9 and register U, Work The device is implemented as follows. Before the start of the cycle, the divisor and the counter of the number of approximation plots 2 are set to zero, and the reversible calculator 8 and register 10 are written with a code equal to the ordinate of the end of the nepBoi o part of the approximation. At the same time, from the decoder 3, a code equal to the modulus of the difference of the function increments in the second and first sections is supplied to the first group of elements 4. If, in this case, the function has a positive second derivative, then the resolution from the extractor of the decoder 3 is fed to the control input of the summation of the reversing lock 8; if the second derivative has a negative value, the control is fed to the input of control 1 by subtraction. In the region where the second derivative of the function is zero, the counting input of the reversible counter 8 is blocked. The length of the approximation sections is specified by the divider capacitance 1. When a number of pulses equal to the abscissa of the end of the first approximation section arrives at the input of the functional transducer, the number of pulses equal to the ordinate of the end of the first approximation will be written to the output of the last in the second section app. roxations. - Overflow split, l 1 writes a unit to the counter of the number of approximation sections 2 and enters the group of elements AND 9, as a result the reversible counter code corresponding to the slope coefficient of the second approximation section is rewritten into register 1O. The new value in the counter of the approximation plots 2 gives the code value at the output of the decoder, which is equal to the modulus of the difference of the function values in the third and second approximation sections. Further, the operation of the converter elements is repeated. Thus, the functional converter models the given function by the method of piecewise linear approximation. As follows from the principle of operation of the proposed device, the setting of the slope coefficient in the new section is carried out by rewriting the code from the reversible counter into the register 1O. Consequently, the switching delay of the approximation sections in this device consists of the delay in divider 1, the group of elements AND 9 and register 10, and is smaller than the switching time of the approximation sections in known devices. Another important advantage of the present converter is the reduction of the decoder volume. In izvesgnyh devices, the value of the code at the output of the decoder is equal to the value of the function at the given area of approximation. In the proposed device, the code value at the output of the decoder is determined by the difference in the values of the function of the neighboring approximation areas. The mismatched increment difference is one to two orders of magnitude smaller than the value of the function itself. This circumstance is confirmed by the fact that the function increment on a certain interval is determined by the value of the first derivative, and the increment difference is determined by the value of the second derivative. For the most common functions x, x, Sih, 1 / .X (often found in flow metering) with integer argument values, the value of the second derivative is less than the first. Thus, in the proposed device, the output code of the decoder is significantly reduced and, consequently, the number of elements necessary for its construction is reduced. Fragment-linear functional transform, containing a frequency divider connected by an input to the input of a transducer, by a bit output to the first inputs of elements of the two groups, and the output of the most significant bit to the input of a number counter approximation plots connected by bit outputs to the inputs of the decoder, the first outputs of which are connected to the second inputs of the AND elements of the first group, and the outputs of the AND elements of the second group are connected to the inputs of the OR element connected by the output to the conversion output I ate, differing by the fact that, in order to improve the speed of the converter and simplify its implementation with increased requirements for conversion accuracy, a register was added to it, re G5 6 1n; output, 1st counter, j-pynna elements AND, and OR connected by inputs from terminals of elements I and I of the first group and connected by output to the counting input of a roversive locker, whose reversal control inputs are connected to the second outputs of the decoder, and the bit RYHOPs are connected to the first inputs of elements I of the additional group, single secondary inputs with output-higher-order frequency divider and connected outputs through a register to the second inputs of the AND elements of the second group. Sources of information taken into account during the examination 1. USSR author's certificate No. 469213, cl. H 03 K 13/20, 1973. 2. Author's certificate of the USSR% 57O532, cl. G F F 15/34, 1975. 3. USSR Copyright Certificate No. 552623, class G 06 G 7/26, 1975.
-Ч 1-Н -Ch 1-n