SU656215A1 - Устройство контрол двоичного счетчика с ускоренным переносом - Google Patents
Устройство контрол двоичного счетчика с ускоренным переносомInfo
- Publication number
- SU656215A1 SU656215A1 SU772550215A SU2550215A SU656215A1 SU 656215 A1 SU656215 A1 SU 656215A1 SU 772550215 A SU772550215 A SU 772550215A SU 2550215 A SU2550215 A SU 2550215A SU 656215 A1 SU656215 A1 SU 656215A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- control
- output
- binary counter
- trigger
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
Изобретение относитс к вычислительной технике и может быть использовано дл контрол работы двоичных счетчиков.
Известно устройство контрол двоичного счетчика, содержащее триггер контрол и дифференцирующие цепи 1.
Недостатком этого устройства вл етс то, что оно не позвол ет обнаруживать невыключающиес триггеры.
Известно также устройство контрол двоичного счетчика, содержащее два триггера контрол , элемент ИЛИ, элемент неравнозначности и по.количеству разр дов двоичного счетчика дифференцирующие цепи , входы которых соединены с инверсными выходами разр дов двоичного счетчика, а выходы - со входами элемента ИЛИ, выход которого соединен со счетным входом первого триггера контрол , нр мой выход которого соединен с первым входом элемента неравнозначности, второй вход которого соединен с пр мым выходом второго триггера контрол , счетный вход которого соединен с тактовым входом двоичного счетчика. При правильной работе двоичного счетчика триггеры контрол переключаютс с одинаковои частотой, поэтому сигнал на выходе элемента неравнозначности отсутствует. При возникновении сбо состо ни триггеров контрол будут различными, и на выходе элемента неравнозначности по витс сигнал «Ошибка 2.
Недостатком этого устройства вл етс то, что оно не может контролировать переход всех разр дов из «1 в «О в случае применени двоичного счетчика с ускоренным переносом.
Целью изобретени вл етс повыщение достоверности контрол двоичных счетчиков с ускоренным переносом.
Поставленна цель достигаетс тем, что в устройство контрол двоичного счетчика с ускоренным переносом, содержащее д.ъа триггера контрол , элемент ИЛИ, элемент неравнозначности и по количеству разр дов двоичного счетчика с ускоренным переносом - дифференцирующие цепи, входы которых соединены с инверсными выходами разр дов двоичного счетчика с ускоренным переносом, а выходы - со входами элемента ИЛИ, выход которого соединен со счетным входо.м первого триггера контрол .
первый вход элемента неравнозначности соединен с пр мым выходом второго триггера контрол , счетный вход которого соединен с тактовым входом двоичного счетчика , в него введены два элемента И, второй и третий элементы ИЛИ, дополнительна дифференцирующа цепь, дополнительный вход первого элемента ИЛИ соединен с выходом дополнительной дифференцирующей- цепи, вход которой соединен с выходом первого элемента И и с первым входом второго элемента ИЛИ, второй вход которого соединен с первым входом третье1-о элемента ИЛИ, выход которого соединен со вторым входом элемента неравнозначности, второй вход второго элемента ИЛИ соединен с выходом второго элемента И, входы которого соединены с инверсными выходами разр дов счетчика с ускоренным переносом , пр мые выходы разр дов которого соединены со входами первого элемента И, выход BTopoio элемента ИЛИ соединен со входом установки в «I второго триггер контрол , второй вход третьего эле1чекта ИЛИ соединен с пр мым выходом первого триггера контрол .
Fla чертеже представлена структурнсиг схема устройства контрол двоичного счетчика .
Устройство содер 1;ит двоичный счетчик 1 с ускоренным переносом; разр ды i I, , двоичного счетчика с ускоренны .м переносом; элементы И 2,3; дифференцирующие цепи 4-7 элемент ИЛИ 8;триггер 9 контрол ; тактовый вход 10 двоичного счетчика; элемент ИЛИ 11, триггер 12 контрол ; элемент ИЛИ 13 и элемент 14 нерайнозначности , входы которого соединены соответственно с пр мым входо.м трип-ера 9 контрол и с выходом элемента ИЛИ 13, входы которого соединены соответственг.о с пр мым выходом триггера 12 контрол и с первым входом эле.мента ИЛИ 8, с выходом элемента И 3, входы которого соединены через дифференцирующие цепи 4-:6 со входами эле.мента ИЛИ 11 и с ир|версными выходами разр дов 1 1, 1 2, двоичного счетчика, пр мые выходы которых соединены со входами элемента И 2, выход которого соединен со вторым входом элемента ИЛИ 8 и через дифференцирующую цепь 7 - со входом элемента ИЛИ 11, выход которого соединен со счетным входом триггера 12 контрол , выход элемента ИЛИ 8 соединен со входом установки в 1 триггера 9 контрол , счетный вход которого соединен с тактовы.м .входом 10 двоичного счетчика 1.
Устройство работает следующим образом .
На выходе дифференцирующих цепочек 4-6 сигналы по вл ютс в том случае , когда еоответствующие разр ды 1 контролируемого счетчика переход т в единичное состо ние, нри этом переключаетс триггер 12 контро.а , а так как при поступлении счетного импульса при правильной работе зсе1да какой-либо разр д счетчика переходит в единичное состо ние, то переключение тригге)а 12 осуществл етс с частотой поступлени счетных импульсов. G такой же частотой ггереключаетс триггер 9 контрол . При норма.льной работе счетчика состо ни триггеров 9 и 12 контрол должны совпадать, что провер етс эле .ментом 14 неравнозначности.
Исключение составл ет исходное состо ние , когда разр ды счетчика наход тс в нулевом состо нии. При этом триггер 9 контрол установлен в единичное состо ние сигналом, постунаюии)м с элемента И 3, а триггер 12 контрол находитс в нулевом состо нии. Г апенстзо сигналов на входах элементов 14 нераапозначности обеспечиваетс за счет сипгала, поступающего с элемента И 3 чсре.з элемент ИЛИ 13.
При ностуилении перво1Ч) счетного им1ульса триггер 9 контрол удерж1-;ваетс в едипичио.м состо нии, так как си|-пал на входе устйиовки в { исчезает позднее окончани дейстБИ илп ульеа па счетном входе , а три1гер 12 (,онтрол переходит из пу .,о1-о состо ни В единичнос.
При 1Ю1:гуг ле1 Ии с.:|еду1оп,их счетных и.мпу;1ьсов начи| аетс синхронное перек.лючеиис триггеров контрол до момента устаиовленн всех триггеров счетчика в единичное состо ние. При этом на выходе элементу И 2 по вл етс С пч1ал, удерживающий триггер 9 контрол в единичном состо нии при носту|.1ении импульса переполнени , а триггс)5 12 ко}1тро.л устанав;1иваетс в нулевое сост(; пие сигналом, поступающим с .;и-|4л))еренцируюЕцей пеночки 7. В том случае , если не псе триггеры счетчика выключились , на выходе элемента И 3 сигнал отсутствует, что приводит к нару|нению раоснстза сигналов иг. входах але.мента 4 HepaBi 03HSi:iOCTi и по влению сигнала ои1ибки Hi, ее .:ie.
Вьсдение контрол вьключепи тригге; ) npj-i переходе счетчика из единичного состо ни в нулевое позвол ет ювысить достоверность контрол дл счетчиков с ускот репным nepeiiOcoM.
Фор ;:ула изобретени
Устройство контрол двоичного счетчика с ускоренгн гм licpcHocoM, содержап4ее два трип-ера контрол , элемент ИЛИ. элемент перавноз1 ачности и дифференп.-ирующие цепи по количеству разр дов двоичного счетчика с ускоренным переносом, входы которь х соединены с инверсными выхода.ми ,оазр дов двоичного счетчика с ускоренным переносом , а выходы - со входами элемента ИЛИ, выход которого соединен со счетным входом первого триггера контрол , первый вход элемента неравнозначности соединен с пр мым выходом второго триггера контрол , счетный вход которого соединен с тактовым входом двоичного счетчика с ускоренным переносом, отличающеес тем, что, с целью повышени достоверности контрол двоичного счетчика с ускоренным переносом , в него введены два элемента И, второй и третий элементы ИЛИ, донолнительна дифференцирующа цепь, дополнительный вход первого элемента ИЛИ соединен-с выходом дополнительной дифференцирующей цепи, вход которого соединен с выходом первого элемента И и с первым входом вто рого элемента ИЛИ, второй вход которого соед-нем с первым входом третьего элемента ИЛИ, выход которого соединен со вторым входом элемента неравнозначности, второй вход второго элемента ИЛИ соединен с выходом второго элемента И, входы которого соединены с инверсными выходами разр дов двоичного счетчика с ускоренным переносом , пр мые выходы разр дов которого соединены со входами первого элемента И, выход второго элемента ИЛИ соединен со входом установки в «I второго триггера контрол , второй вход третьего элемента ИЛИ соединен с пр мым выходом первого триггера контрол . Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 363215, кл. Н 03 К 21/34, 1972. 2..Авторское свидетельство СССР № 355746, кл. Н 03 К 21/34, 1972.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772550215A SU656215A1 (ru) | 1977-12-06 | 1977-12-06 | Устройство контрол двоичного счетчика с ускоренным переносом |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772550215A SU656215A1 (ru) | 1977-12-06 | 1977-12-06 | Устройство контрол двоичного счетчика с ускоренным переносом |
Publications (1)
Publication Number | Publication Date |
---|---|
SU656215A1 true SU656215A1 (ru) | 1979-04-05 |
Family
ID=20735963
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU772550215A SU656215A1 (ru) | 1977-12-06 | 1977-12-06 | Устройство контрол двоичного счетчика с ускоренным переносом |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU656215A1 (ru) |
-
1977
- 1977-12-06 SU SU772550215A patent/SU656215A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU656215A1 (ru) | Устройство контрол двоичного счетчика с ускоренным переносом | |
GB1122472A (en) | Systems for testing components of logic circuits | |
US4321697A (en) | Process and circuit for the setting of an electronic digital display | |
SU824120A1 (ru) | Способ измерени однократныхВРЕМЕННыХ иНТЕРВАлОВ | |
SU563712A1 (ru) | Частотный пороговый компаратор | |
SU930620A2 (ru) | Устройство управл емой задержки импульсов | |
SU543171A1 (ru) | Интегральна пространственно-временна коммутационна система | |
SU921094A1 (ru) | Дес тичный счетчик | |
SU834830A1 (ru) | Генератор пр моугольных импульсов | |
SU610297A1 (ru) | Устройство экстрапол ции временного интервала | |
SU961140A1 (ru) | Интегрирующий преобразователь частоты следовани импульсов в код | |
SU447850A1 (ru) | Счетчик импульсов | |
SU1545122A1 (ru) | Блок управлени пневматическим коммутатором | |
SU544121A1 (ru) | Устройство контрол импульсных последовательностей | |
SU474946A1 (ru) | Цифровое устройство дл измерени знакопеременных параметров | |
SU458097A1 (ru) | Аналого-цифровой датчик отклонени посто нного напр жени | |
SU1265768A1 (ru) | Делительно-множительное устройство | |
SU436341A1 (ru) | Устройство для синхронизации двух команд | |
SU798814A1 (ru) | Устройство дл сравнени чисел | |
SU377736A1 (ru) | Устройство для измерения длительности дребезга контактов электромагнитных реле | |
SU737899A1 (ru) | Устройство дл автоматического измерени статистических характеристик случайных погрешностей цифровых приборов | |
SU839060A1 (ru) | Устройство дл контрол -разр д-НОгО СчЕТчиКА | |
SU400034A1 (ru) | УСТРОЙСТВО дл УПРАВЛЕНИЯ РЕВЕРСИВНЫМ СЧЕТЧИКОМ | |
SU765804A1 (ru) | Устройство дл возведени в квадрат | |
SU496570A1 (ru) | Интегратор |