SU622084A1 - Приоритетное устройство - Google Patents
Приоритетное устройствоInfo
- Publication number
- SU622084A1 SU622084A1 SU762413176A SU2413176A SU622084A1 SU 622084 A1 SU622084 A1 SU 622084A1 SU 762413176 A SU762413176 A SU 762413176A SU 2413176 A SU2413176 A SU 2413176A SU 622084 A1 SU622084 A1 SU 622084A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- inputs
- trigger
- request
- reset
- Prior art date
Links
Landscapes
- Hardware Redundancy (AREA)
Description
триггеров 2, регистр 3 маски, каждый разр д которого состоит из 1)-триггеров 4, блок 5 анализа приоритета, входы которого св заны с выходами регистров 1 и 3, и шифратор 6, входы которого соединены с выходами блока 5 анализа приоритета.
Каждый триггер 2 имеет установочный вход (вход 5) и два входа сброса (), объединенных по логике И. Вход 5 соединен с входом первой группы входов 7, один вход - с первым входом 8 (сигнал «Сброс запроса), а второй - с выходом блока 5.
Триггер 4 представл ет собой /)-триггер с двум входами R, объединенными по логике И. Управл ющий вход триггера 4 (вход С триггера) соединен с вторым входом 9 устройства (сигнал «Запись маски), установочный вход триггера 4 (вход D) - с второй группой входов 10, один вход R - с третьим входом И устройства («Сброс маски ), другой - с выходом блока 5. Пр мой выход триггера 4 подключеп к выходу группы выходов 12 устройства.
Работает устройство следующим образом.
Регистр маски устанавливаетс в исходное состо ние управл ющей программой, дл чего по входам группы входов 10 из запоминающего устройства (ЗУ) вычислительной системы выводитс параллельный код и одновременно по входу 9 подаетс сигнал «Запись маски. При этом в определенной чейке ЗУ сохран етс код, выведенный на регистр маски. Запрос, поступающий по входу группы входов 7, переводит триггер соответствующего разр да регистра запросов в состо ние «1. Блок анализа приоритета вырабатывает сигнал «1 в соответствующем разр де, и сигнал с одного из выходов блока 5 гюдаетс на входы R триггеров 2 и 4 данного разр да и на шифратор 6. Последний, в свою очередь, формирует команду, котора может быть командой передачи управлени (в случае прерывани ) или командой ввода-вывода (при обмене). После выполнени запроса сигналом «Сброс занроса (вход 8) триггер регистра 1 сбрасываетс . Если при исполнении запроса схемы аппаратного контрол обнаруживают ошибку, то формируетс управл ющий сигнал «Сброс маски (вход 11), который сбрасывает маску обслуживаемого запроса, что блокирует дальнейшее обслуживание абонента, давщего этот запрос. Управл юща программа, включаема при любом сбое, вводит в ЗУ по выходам группы выходов 12 состо ние регистра 3 и затем сравнивает его с кодом, который был программно выведен на этот регистр ранее. В том разр де, который соответству5 ет запросу, вызвавшему сбой, эти коды не совпадают.
Таким образом, предлагаемое устройство позвол ет фиксировать запрос, при обслуживании которого произошел сбой, что значительно повышает надежность работы предлагаемого устройства.
Предлагаемое устройство реализовано на ИС 133 серии, показало свою работоспособность и примен етс в вычислительной
15 системе, выпущенной в опытной серии.
Claims (2)
1.Авторское свидетельство СССР № 368603, G 06F 9/18, 1971.
2.Майоров С. А., Новиков Г. И. Принципы организации цифровых машин. «Мащиностроение , 1974, с. 355.
7iO
1012.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762413176A SU622084A1 (ru) | 1976-10-11 | 1976-10-11 | Приоритетное устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762413176A SU622084A1 (ru) | 1976-10-11 | 1976-10-11 | Приоритетное устройство |
Publications (1)
Publication Number | Publication Date |
---|---|
SU622084A1 true SU622084A1 (ru) | 1978-08-30 |
Family
ID=20680281
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU762413176A SU622084A1 (ru) | 1976-10-11 | 1976-10-11 | Приоритетное устройство |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU622084A1 (ru) |
-
1976
- 1976-10-11 SU SU762413176A patent/SU622084A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3909790A (en) | Minicomputer with selector channel input-output system and interrupt system | |
US5640508A (en) | Fault detecting apparatus for a microprocessor system | |
GB1574862A (en) | Data processin systems | |
US3582902A (en) | Data processing system having auxiliary register storage | |
US4974147A (en) | Programmable quiesce apparatus for retry, recovery and debug | |
US3192362A (en) | Instruction counter with sequential address checking means | |
US3651485A (en) | Holographic data processing system | |
SU622084A1 (ru) | Приоритетное устройство | |
US3593297A (en) | Diagnostic system for trapping circuitry | |
US3699322A (en) | Self-checking combinational logic counter circuit | |
US3395396A (en) | Information-dependent signal shifting for data processing systems | |
US3248707A (en) | Semi-asynchronous clock system | |
US3331953A (en) | Self-checking counter | |
US3710326A (en) | Preferential offering signal processing system | |
SU907539A1 (ru) | Устройство дл обмена | |
RU2054710C1 (ru) | Многопроцессорная управляющая система | |
SU798853A1 (ru) | Процессор с реконфигурацией | |
SU401998A1 (ru) | УСТРОЙСТВО дл КОНТРОЛЯ ЦЕПЕЙ УПРАВЛЕНИЯ | |
SU964620A1 (ru) | Мультиплексный канал | |
JPS5413236A (en) | Bus control system | |
SU561966A1 (ru) | Вычислительна система дл обработки чисел и многомерных векторов | |
SU516102A1 (ru) | Устройство дл контрол блока посто нной пам ти | |
SU533927A2 (ru) | Устройство управлени | |
SU1425684A1 (ru) | Устройство дл контрол хода программ | |
SU694864A1 (ru) | Адаптивное вычислительное устройство |