SU594595A1 - Устройство дл тактовой синхронизации с регенерацией дискретных сигналов - Google Patents

Description

Изобретение относитс  к радиотехнике и может использоватьс  в системах радио- и проводной св зи, телемеханике, вычислительной технике, в системах автоматического управлени . Известно устройство дл  тактовой синхронизации с регенерацией дискретных сигналов, содержащее на информационном входе фазовый дискриминатор, выходы которого через управл ющий блок, к другому входу которого подключен выход задающего генератора, по,дг ключены ко входу счетчика, один из выходов которого подключен к другому входу фазового дискриминатора, а другие выходы счетчика через дешифратор подключены ко входу выходного блока пам ти 1. Однако в известном устройстве при искажени х типа «дроблени  и импульсных помехах возможно искажение регенерации принимаемых сигналов. Цель изобретени  - повышение помехоустойчивости при наличии импульсных помех и искажений типа «дроблени . Дл  этого в устройство дл  тактовой синхронизации с регенерацией дискретных сигналов , содержащее на информационном входе фазовой дискриминатор, выходы которого через управл ющий блок, к другому входу которого подключен выход задающего генератора, подключены ко .входу счетчика, один из выходов которого подключен к другому входу фазового дискриминатора, а другие выходы счетчика через дешифратор подключены ко входу выходного блока пам ти, введены дополнительный дешифратор и п блоков пам ти, где п 1, 2, 3 ... , при это.м дополнительные вы.ходы дешифратора через соответствующие блоки пам ти, другие входы которых подключены к информационному входу фазового дискриминатора, подключены к соответствующим входам дополнительного дешифратора, выход которого подключен к дополнительному входу выходного блока пам ти. На чертеже приведена структурна  электрическа  схема предлагаемого устройства. Устройство дл  тактовой синхронизации с регенерацией дискретных сигналов содержит на информационном входе фазовый дискриминатор 1, выходы которого через управл ющий блок 2, к другому входу которого подключен выход задающего генератора 3, подключены ко входу счетчика 4, один из выходов которого подключен к другому входу фазовогодискриминатора 1, а другие выходы счетчика 4 через дещифратор 5 подключены ко входу выходного блока 6 пам ти, дополнительный дешифратор 7 и п блоков 8 пам ти, где , 2, 3 ... ,

при этом дополнительные выходы дешифратора 5 через соответствующие блоки 8 пам ти, дру-ые входы которых подключены.к информационному входу фазового дискриминатора 1, подключены к соответствующим входам дополнительного дешифратора 7, выход которого подключен к дополнительному входу выходного блока 6 пам ти.

Устройство работает следующим образом.

Импульсы задающего генератора 3 через управл ющий блок 2 поступают на счетный вход счетчика 4. Выходные импульсы счетчика 4, период повторени  которых равен длительности посылки, поступают на вход фазового дискриминатора I. Эти импульсы служат опорным напр жением фазового дискриминатора . На другой вход фазового дискриминатора 1 со входа устройства  оступают принимаемые информационные посылки. По фронтам информационных посылок, поступивших при действии одного, например, отрицательного полупериода опорного напр жени , фазовым дискриминатором 1 вырабатываетс  команда на добавленнЬ управл ющим блоком 2 одного внеочередного импульса, а по фронтам информационных посылок , поступивших при Действии другого, например , положительного полупернода опорного напр жени , фазовым дискриминатором 1 вырабатываетс  команда на исключение управл ющим блоком 2 одного импульса. Каждое добавление внеочередного импульса приводит к уменьшению времени заполнени  счетчика 4, а исключемие импульса - к увеличению времени заполненн  счетчика 4. Динамическое повторение процесса добавлени  и исключени  импул гCOS поддерживает равенство фронтов информационных посылок в течение одиоШ и другого лолупериодов информационных посылок. Таким образец обеспечиваетс  автоматическое слежение отрицательного Перепада опорного напр жени  за фронтом принцийнальной посылки. Поэтому каждому состо нию счетчика 4 соответствует вполне определенна  фаза принимаеtm}& информационной посылки.

Состо ние счетчнка 4 через дешифратор 5 преобразуютс  а синхроимпульсы, ноторые вырабатываютс  через равные промежутки времени . Первый синхроимпульс соответствует началу имфшмациомной (юсылки, а последний ее концу. €иихроимпульсы с выходов дешифратора 5 поступают на записывающие входы блв ков 8 пам ти (функцию блоков пам гти может выполн ть триггер со счетным входом). На информационный вход блоков 8 пам ти прсту пают информационные посылки. В первый блок 8 пам ти записываетс  состо ние информационной посылки в момент первого синхроимпульса , во второй - в момент второго синхроимпульса и т. д. Выходы блоков 8 пам ти соединены со входами дополнительного дешифратора 7. На выходе дополнительного дешифратора

7вырабатываетс  сигнал, соответствующий состо нию большинства блоков 8 пам ти. Таким

образом в блоках в пам ти принимаемый сигнал квантируетс , а затем интегрируетс  дешифратором 7.

С выхода дешифратора 7 сигнал поступает на информационный вход -выходного блока б пам ти. Ма его записывающий вход поступает синхроимпульс, соответствующий фронту принимаемой посылки, и переписывает состо ние выхода дешифратора 7 в выходной блок 6 пам ти . В выход ом блоке 6 пам ти записанна 

информаци  сохран етс  в течение следующей элементарной шхылк . Состо ние выходного блока в пам ти определ ет символ регенерированной посылки.

Воздействие помех в течение следовани 

менее половины количества синхроимпульсов

каждой ПОСЫЛ1Ш не исказит регенерированную информацию, так как в большинстве блоков

8пам ти будет записана истинна  информаци , а по состо нию большинства входов дополиительвый дешифратор 7 произведет правильную

регенерацию..

Claims (1)

1. Формула изобретени 

   Устро{ ство дл  тактовой синхронизации с регенерацией дискретных сигиалов, содержащее на информационном входе фазовый дискриминатор , выходы которого через упраа  ющий блок, к другому входу которого подключен выход задающего генератора, водключены ко входу счетчика, один вз шаткой которого подключен к другому входу фазового двскримйнз тора, а другие выходы счетчика через дешифратор подклюг|е ы ко входу 8ыходш го блока пам ти , отличаищевс тем, что, с «елмо noKiiiueни  помехоустойчивости  {ж иадичик импульсных помех и искажений типа «дроблени , введены дополийтельвыЙ дешифратор и п блоков , где ««I, 2, 3, ... , при этой дополиительные выходы дешифратора черед соответствующие блоки павйти, другие входы которых под1и1ючены к информационному входу фазового дискриминатора, подключены к соответствующим входам дополнительного дешифратора, выход которого подключен к дополнительиому входу выходного блока пам ти.

   Источники информации, прин тые во внимание при экспертизе:.

   I, Мартынов Б, М. Синхронизаци  в системах передачи дискретных сообщений, М., «Св зь, 1972.

   nri-i

   J

   I-.