SU594502A1 - Конвейерное множительное устройство - Google Patents

Description

(54) КОНВЕЙЕРНОЕ МНОЖИТЕЛЬНОЕ УСТРОЙСТВО

Изобретение относитс  к вычислительной технике и может быть использовано при создании высокопроизводительных ЦВМ.

Известны устройства умножени , содержащие матрицу умножени , регистры множимого и множител  1J. Такие устройства позвол ют сократить врем  умножени , но путем значиfeльhыx аппаратурных затрат при низкой эффективиости использовани  оборудовани .

Наиболее близким техническим решением к предлагаемому  вл етс  устройство, содержащее матрицу сумматоров, строки которой разбиты на группы по два сумматора в каждой группе, объединенных шинами переноса, регистры множимого и множител , буферный регистр , регистры заномиианн  частичных сумм и регистры запоминани  частичных переносов 121.

Недостатком этого устройства  вл етс  то, что оно не использует возможности повышени  производительности и эффективности использовани  оборудовани .

Целью изобретени   вл етс  повышение быстродействи  устройства.

Эта цель достигаетс  тем, что в устройстве выход переноса каждой предыдущей группы сумматорор соединен с входом регистра запоминани  частичного переноса, выход которого

подключен к входу последующей группы суммэ торов, выход последнего регистра запоминани  частичного переноса соединен с входом последней группы сумматоров последующей строки, вход регистра запоминани  частичной суммы соединен с вы.ходом суммы соответствующей группы сумматоров в каждой строке, а выход - с входом сумматоров соответствующей группы последующей строки, выходы регистров запоминани  частичных сумм последней строки подключены к выходу устройства и к выходам буферного регистра, вы.ходы которого подключены к входам соответствующих групп сумматоров первой строки.

На чертеже показана схема предлагаенКзго устройства, где сумматоры i , регистры 20-60, входные шины 61, 62, выходные шины 63, 64.

Работа устройства осуществл етс  следующим образом.

Операнды поступают синхронно из внешней пам ти по входным шинам 61, 62 в регистры 53, 46 операндов первой группы (4 разр да множител  и 15 разр дов множимого).

Claims (2)

1. Коррекци  со стороны множител  проводит с  одновременно с умножением в каждом из четырех шагов (проходов) путем введени  дополнений соответствующих частей множител  на «свободные входы сумматоров 4, И, 17, 18. В четвертом шаге проводитс  коррекци  произведени  со стороны множимого на последней строке сумматоров 18, 19, 15, 16, И). Таким образом, коррекци  при умножении операндов в дополнительных кодах проводитс  без временных затрат. По сигналу, поступающему из устройства управлени  ЦВМ (на чертеже не показано), происходит запись множител , приход щего по 4-х разр дной шине 61 в регистр 53, и множимого , приход щего по шине 62, в регистр 46. После этого начинаетс  процесс умножени  в первой ступени устройства: код множимого с выхода регистра 46 поступает на сумматоры 1,2, 3 первой ступени. На стробирующие входы этих сумматоров подаютс  соответствующие разр ды множител . По импульсу, поступающему из устройства управлени  ЦВМ, происходит запись содержимого регистров 46, 53 в регистры 47, 54 соответственно . По окончании времени суммировани  результат суммировани  по вл етс  одновременно на входах регистра-занхелки 20-25, образу  фронт распространени  результата, перемещающегос  по матрице умножени  «диагонально . По сигналу из устройства управлени  ЦВМ осуществл етс  запись результата суммировани  в регистр-защелку 20-25 так, что перенос из 1-го сумматора записываетс  в разр д 22 регистра-защелки 20-25, четырехразр дна  сумма с выхода 1-го сумматора записываетс  в группу разр дов 23 регистра-защелки 20- 25, перенос сумматора 3 записываетс  в разр д 24, а сумма сумматора 3 - в группу разр дов 25 регистра-защелки. На первом шаге в четырехразр дные группы 20, 21 регистразащелки 20-25 записываютс  нули. По этому же сигналу происходит запись в регистр множимого 48 и регистр множител  55 второй ступени устройства из регистров 47, 54 первой ступени соответственно. Далее начинаетс  процесс умножени  во второй ступени, который осуществл етс  аналогично вышеописанному с той разницей, что, начина  со второй ступени, на входы сумматоров 4, П, 17, 18 подаетс  дополнение множител  в случае коррекции со стороны множител . Второй шаг начинаетс  по сигналу, приход щему из устройства управлени  ЦВМ, по которому промежуточный результат, наход щийс  в регистре-защелке 41-45, записываетс  в регистр 60. Этот сигнал совладает во времени с импульсом, по которому в регистр 46 из внешней пам ти по шине 62 подаютс  п тнадцать разр дов множимого. Следующие четыре разр да множител  поступают в регистр 53. Второй и третий- таги выполнжотс  аналогично первому и отличаютс  группами разр дов , наход щимис  в регистрах множител . В четвертом шаге на сумматоры 10, 15, 16, 18, 19 поступает дополнение множимого с регистров 48, 50, 52 в случа коррекции со стороны множимого. Это возможно по той причине , что мантисса сомножителей равна п тнадцати разр дам и в четвертом шаге нижн   строка сумматоров 10, 15, 15, 18, 19 матрицы умножени  не зан та. Результат четвертого шага из регистра-защелки 41-45 выводитс  во внешнюю пам ть по шине 64. Структура предлагаемого устройства позвол ет одновременно выполн ть четыре умножени , каждое из которых осуществл етс  вышеописанным способом за четыре шага. По шине 63 могут быть выведены младшие разр ды произведени  при необходимости иметь результат с удвоенной разр дной сеткой. Таким образом, включение регистра-защелки по фронту распространени  результата позвол ет сократить длительность такта выдачи результата, за счет чего возможно увеличение производительности без существенных затрат оборудовани  и как следствие этого - эффективности . Формула изобретени  Конвейерное множительное устройство, содержащее матрицу сумматоров, строки которой разбиты на группы по два сумматора в каждой группе, объединенных шинами переноса, регистры множимого и множител , буферный регистр , регистры запоминани  частичных сумм и регистры запоминани  частичных переносов, отличающеес  тем, что, с целью повыи1ени  быстродействи  устройства, в нем выход переноса каждой преды дущей группы сумматоров соединен с входо.м регистра запоминани  частичного переноса, выход которого подключен к входу последующей группы сумматоров , выход последнего регистра запоминани  частичного переноса соединен с входом последней группы сумматоров последующей строки, вход регис1ра запоминани  частичной суммы соединен с выходом суммы соответствующей группы сумматоров в каждой строке, а выход - с входом сумматоров соответствующей группы последующей строки, выходы регистров запоминани  частичных сумм последней строки подключены к выходу устройства и к выходам буферного регистра, выходы которого подключены к входам соответствующих групп сумматоров первой строки. Источники информации, прин тые во внимание при экспертизе: 1. Авторское свидетельство СССР № 324628, кл. G 06 F 7/39, 1969.
2. 2. «Radio and Electronic Engineer, 1974, № 44, № i, pp. 21-26.

   ffi