[go: up one dir, main page]

SU592020A1 - Device for switching discrete messages - Google Patents

Device for switching discrete messages

Info

Publication number
SU592020A1
SU592020A1 SU762405242A SU2405242A SU592020A1 SU 592020 A1 SU592020 A1 SU 592020A1 SU 762405242 A SU762405242 A SU 762405242A SU 2405242 A SU2405242 A SU 2405242A SU 592020 A1 SU592020 A1 SU 592020A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
information
output
phase
counter
Prior art date
Application number
SU762405242A
Other languages
Russian (ru)
Inventor
Валентин Васильевич Гришанов
Борис Антонович Супрун
Original Assignee
Войсковая Часть 25871
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Войсковая Часть 25871 filed Critical Войсковая Часть 25871
Priority to SU762405242A priority Critical patent/SU592020A1/en
Application granted granted Critical
Publication of SU592020A1 publication Critical patent/SU592020A1/en

Links

Landscapes

  • Feedback Control In General (AREA)

Description

(54) УСТРОЙСТВО ДЛЯ КОММУТАЦИИ ДИСКРЕТНЫХ СООБЩЕНИЙ(54) DEVICE FOR COMMUTING DISCRETE MESSAGES

Claims (1)

Изобретение относитс  к электросв зи . Известно устройство дл  коммутации дискретных сообщений, содержгидее запоминающий блок г информационный выход которого подключен через дешифратор к управл ющим входам выходных канальных блоков, к информационным входам- которых через информационную шину подключены информационные выходы входных канальных блоков, управл ющие выходы которых через шифратор подключены к считывающему входу запоминающего блока, к управл ющему входу KbiopotO подключен выход блока упра«л&ми  1. Однако известйр Густгзойсгао ромрзЦель изобретени . .гй1рк5иёйй;бусЯ ройства путем нсклю ени  приеМойёр6 датчиков сигналов Вызов и из входныч и выходных канг-альных .(5ЙР-ков . Дл  этого в устройство дл  коииутации дискретных сообщений, содержащее запоминающий блок, информационный выход которого подключен через дешифратор к управл ющим входам выходных канальных блоков, к информационным входам которых через информационную шину пЬдклЮчены информащионные выходы входных канальных блокоэ управл ющие выходы которых через шифратор подключены к считывающему взводу запоминающего; блока, к управл вшему входу которого подключен выход блока управлени , введены блок регистров, счетчик фаз и счетчик тактовых интервалоз, соответствующие выходы которого подключены ко входу счетчика фа и к управл ющему входу блока регистров, информационный вход которого соеди«ен с информационной шиной, информационный выход подключен ко вхбду блока управлени , а вход.и Номер тактового интервала и вход и выход Массив информации - соединены с соответствующими входами и выхо хаьМ; Запоминающего блоifd , выход НЬмёр фазы которого подклйчен ко входуеЧё Чйка..тактовых интерваловг причем выход .1са фаз подключен ко входу Номер запоминающего блока. На чертеже изображена структурна  электрическа  схема предлагаемого устройства . Устройство дл  коммутации дискретных сообщений содержит запоминающий блок 1, информационный выход которого подключен через дешифратор 2 к управ ющим входам выходных канальных блоков 3, к информационным входам которых через информационную шину .4 подключены информационные выходы входных канальных блоков 5,управл ющие выходы которых через шифратор 6 подключены к считывающему входу запоминающего блока 1 к управл ющему входу которого подк.таочен выход блока управлени  7, блок регистров 8, счетчик фаз Э и счетчик 10 тактовых интервалов, соответствующие выходы которого подключены ко входу счетчика фаз 9 и к управл ющему входу блока регистров 8, информационный вход которого соединен с информационной шиной 4, информационный выход подключен ко входу блока управлени  7 а. вход и выход Номер тактового ин- тервала и вход и выход ,Массив информации -соединены b соответствующими входами и вых6да «ш запоминающего блока 1, выход Номер фазы которого подключен ко входу сче.тчика тактовых интервалов 10, причем выход счетчика фаз 9 подключен ко входу Номер фазы запоминающего блока 1. Устройство работает следующим образом . Перепад напр жени  сигнала, возникающий в одном из входных канальных блоков 5 через; шифратор б считывает из запоминающего блока управл ющее слово, состо щее из -адреса инцидентного выходного ка нального блока; -номера такта, в который возник предыдущий перепад сигнала, -массива информации, например,одного байта; -номера фазы счетчика тактов, к которой в данный момент нужно обратитьс  за новым номером такта. Адрес выходного канального блока 3 с помощью дешйФр а:д1р а 2 измен ет пол рность исход щ йг-инфЬ авд в ,соответствующеЫ- BfcixojDwoM кйна ьйоад блЪке. Предьщущий номеЬ: Т;а;кта ;.й -массиЬ ин формации записываютс . р., jjei HcT-: ров 8, а номер фазы; дос упаёт на управл ющий вход счетчика .10, Номер такта, содержащи1|с в еЦитанг ном управл ющем слове, и текущий iHortiei такта, полученный блоком р егистрЬВ§ с выхода счетчика 10, используютс  цг  определени  числа тактовых интерва ов прошедших, е предыдущего :перё Пада с гнала до дерепадха обраЬатывае: мого в насто щий . Определенное таким образом число тактов j tSH-p числу одинаковых информационных 1э  ем нтов; заключенных между двум  последними перепадами сигнала. Абсолютное значение информационных элементов (О или 1) определ етс  последним элементом, записанным в запоминакидем блоке 1. Массив информации дополн етс  найденньФ и информационными элементами. Лели при этом информационный регистр, вход щий в состав блока регистров 8, заполн етс  полностью, его содержимое сбрасываетс  в блок управлени  7, а/ информационные элементы записываютс  в освободившийс  регистр. По окончаний записи всех предыдущих элементов в регистр записываетс  последний элемент, соответствующий обрабатываемому в 1насто щий момент перепаду сигнала. Дл  автоподстройки счетчик 10 имеет несколько фаз. Тактовый интервал делитс  на К более мелких временных отрезков - фаз. Смена номера такта происходит не одновременно на всех фазах, -а сначала только на первой, затем на второй, третьей и т.д., до К -той фазы включительно. Каждый такт повтор ет, этот цикл сначала. Следовательно, в любой момент времени имеетс  возможность найти фазу, по времени отсто «ую достаточно далеко от. той фазы, в которой в дан1 1 ймоменг происходит смена номера такта.. : омер фазы, .соответствующий, например , середине тактового интервала, определ етс  счетчиком фаз 9 в процессе обработки данного перепада путем подсчета количества фаз, состо ние которых изменилось с момента поступлени  последнего такта до момента считывани  управл ющего слова. Счетчик фаз формирует номер фазы, котора  соответствует середине тактового интервала,и .записывает его в запоминающий блок 1 Таким образом, коммутируемые им пульсные сигналы накапливаютс  в запоминающем блоке 1 и передаютЪ  затем в управл кадий б рк; Ti. )Щий блок 7 10т:ыаЙ К ф /;ф йа 1 I Otfic по каждрк1У из,, JcQ наход тс  в режвме;;Усганд19Йен11Ого; соединени . Поиск-сигналов Вызов в {Режиме неустановленного соединени  происходит аналогично. Предложенное устройство менее громоздко по сравнению сизвестным. Формула изобретени  Устройство дл  коммутации дискретных сообщений, содержащее запоминаюлдай блок,, информациоиньй выход которого подключен через дешифратор к управ  ющим входам выходных канальных влоК1ЭЭу к информаодонаш входам которых V )ефн ;шину H,pftia iiiid l входных канальйдах;:бло; эф .;. управл ющие В а1ходы KOTOC IX тйи :ра Ь Дподключ считываюMQfifirBXoiiy . запоминающего блока к упрапп кнай которого подключен выход блока уп5) о т:л й- Ч а ю щ е е с   тем, . 6-цель его упрощени : путем искл|йче.ни;  привмоперё датчиков сигналов Щ ГЭОВУ И-Отбой из входных и выходных кздайьных блоков, в него введены блок регистров, счетчию фаз и счетчик тактовых йнтервалбв,со The invention relates to telecommunications. A device for switching discrete messages is known, which contains a memory block g whose information output is connected via a decoder to the control inputs of the output channel blocks, to information inputs of which the information outputs of the input channel blocks are connected via information bus, the control outputs of which are connected to the read input via the information bus the memory unit, to the control input of KbiopotO, the output of the control unit is connected to l & 1. However, the limestone of the Gustgosoyshao rummer is the purpose of the invention. bushes by listening to the reception of 6 sensors of signals Call and from input and output kangal. (5IRC. For this purpose, a device for coiutating discrete messages containing a storage unit, the information output of which is connected via a decoder to the control inputs channel blocks, to the information inputs of which, via the information bus Cdc, the information outputs of the input channel blocks, whose control outputs are connected via an encoder to the readout platoon of the memory block, to To the right input of which the output of the control unit is connected, a register block, a phase counter and a clock interval counter are entered, the corresponding outputs of which are connected to the input of the FA counter and to the control input of the register block, whose information input is connected to the information bus, the information output is connected to vhbdu control unit, and the input. And the number of the clock interval and the input and output of the array of information - connected to the corresponding inputs and outputs of the haM; A memory block, the output of the HBm phase of which is connected to the input of the Chyka..tactual intervals, and the output of the .1 phase is connected to the input of the Number of the storage unit. The drawing shows a structural electrical circuit of the proposed device. The device for switching discrete messages contains a storage unit 1, the information output of which is connected through the decoder 2 to the control inputs of the output channel blocks 3, to the information inputs of which through the information bus .4 the information outputs of the input channel blocks 5 are connected, the control outputs of which through the encoder 6 connected to the read input of the storage unit 1 to the control input of which the output of the control unit 7, the register unit 8, the phase counter E and the counter 10 clock intervals, is tvetstvuyuschie outputs of which are connected to the input of the phase counter 9 and to a control input of the register 8, an information input of which is connected to the data line 4, data output connected to an input of the control unit 7 as well. input and output The number of the clock interval and the input and output, the array of information is connected by b corresponding inputs and output 6 da of the storage unit 1, the output of which phase number is connected to the input of the counter of the clock intervals 10, and the output of the phase counter 9 is connected to the input The phase number of the storage unit 1. The device operates as follows. The voltage drop of the signal that occurs in one of the input channel blocks 5 through; the encoder b reads the control word from the address of the incident output channel block from the storage unit; - the number of the cycle, in which the previous differential signal occurred, - the array of information, for example, one byte; The phase numbers of the clock counter, which is currently being referred to for a new clock number. The address of the output channel block 3 with the help of a dyfr a: d1r a 2 changes the polarity of the output of the yyr-infb avd in, corresponding to yyyyyyyyyyyyy. Previous issue: T; a; kta; i-mass information is recorded. p., jjei HcT-: ditch 8, and the phase number; The access control counter input .10, the measure number, containing 1 | s in the test control word, and the current iHortiei measure received by the registrar module from the output of the counter 10, are used to determine the number of clock intervals that have passed, not the previous one: pada pada from persecution to the drepadha is encompassing: this is real. The number of ticks j tSH-p thus determined is the number of identical information 1e ems ntov; prisoners between the last two signal drops. The absolute value of the information elements (O or 1) is determined by the last element recorded in memory in block 1. The information array is supplemented by information found and information elements. In this case, the lely information register, which is part of the register block 8, is completely filled, its contents are dumped into the control block 7, and the / information elements are written into the empty register. At the end of the recording of all the previous elements, the last element is recorded in the register, which corresponds to the differential of the signal processed at the moment. For auto-tuning, counter 10 has several phases. The clock interval is divided into K smaller time intervals - phases. The change of the number of the cycle does not occur simultaneously on all phases, - and first only on the first, then on the second, third, etc., up to the K -th phase, inclusive. Each cycle repeats this cycle again. Consequently, at any moment in time it is possible to find a phase that is sufficiently far from. the phase in which the number of the cycle is changed in data 1: ... the phase number, corresponding, for example, to the middle of the clock interval, is determined by the phase counter 9 during the processing of this differential by counting the number of phases whose state has changed since the last measure until the control word is read. The phase counter generates a phase number that corresponds to the middle of the clock interval, and writes it to the storage unit 1. Thus, the switched pulse signals are accumulated in the storage unit 1 and transmitted to the control unit ck bk; Ti. ) OU block 7 10t: s Й K f /; f ya 1 I Otfic each from ,, JcQ are in the mode ;; Usgand19Yen11Oh; compounds. Search-Signals A call in {Unknown Connection Mode is similar. The proposed device is less cumbersome compared with the known. The invention is a device for switching discrete messages containing a block of memory, whose information output is connected via a decoder to the control inputs of the output channel of the COOL to the information inputs of which V) efn; bus H, pftia iiiid l input channels;: block; ef.;. controllers in the KOTOC IX inputs: d a d The dongle is readMQfifirBXoiiy. the storage unit to the control unit which is connected to the output of the unit up5) about this: 6-the purpose of its simplification: by excl; At the beginning of the signal sensors, the GEOVO I-End of input and output kzdaynyh blocks, a block of registers, a phase counter and a clock interval counter, are entered into it ответствующие выходы которого подключеHri ко входу счетчика фаз и к управл ющему входу блока регистров,информационный вход которого соединен с информационной шиной,информационный выход подключен ко входу блока управлени ,а вход и выход Номер тактового интервала и вход и выход Массив информации соединены с соответствующими вхо-дами и выходами запоминающего блока, выходНомер фазыкоторого подключенthe corresponding outputs of which are connected to the input of the phase counter and to the control input of the register unit, whose information input is connected to the information bus, the information output is connected to the input of the control unit, and the input and output of the clock interval number and the input and output Dami and outputs of the storage unit, the output of the Phase number of which is connected JKO входу счетчика тактовых интервалов, причем выход счетчика фаз подключен ко входу Номер фазы запоминающего блока.JKO input clock counter, and the output of the phase counter is connected to the input of the phase number of the storage unit. Источники информации, прин тые во внимание при экспертизеSources of information taken into account in the examination l.JbesEau K.,Bcic;lier ATtias. EPetlr onibcIre bale Vet-mHtELiiigfafeibietti fur dew atertverkeVtf .Machrichteuieckrti6che 2;ettatb «fl,l.JbesEau K., Bcic; lier ATtias. EPetlr onibcIre bale Vet-mHtELiiigfafeibietti fur dew atertverkeVtf. Machrichteuieckrti6che 2; ettatb "fl, i959,.i959 ,.
SU762405242A 1976-09-21 1976-09-21 Device for switching discrete messages SU592020A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU762405242A SU592020A1 (en) 1976-09-21 1976-09-21 Device for switching discrete messages

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU762405242A SU592020A1 (en) 1976-09-21 1976-09-21 Device for switching discrete messages

Publications (1)

Publication Number Publication Date
SU592020A1 true SU592020A1 (en) 1978-02-05

Family

ID=20677285

Family Applications (1)

Application Number Title Priority Date Filing Date
SU762405242A SU592020A1 (en) 1976-09-21 1976-09-21 Device for switching discrete messages

Country Status (1)

Country Link
SU (1) SU592020A1 (en)

Similar Documents

Publication Publication Date Title
SU592020A1 (en) Device for switching discrete messages
JPS6427087A (en) Semiconductor storage device
SU1026163A1 (en) Information writing/readout control device
SU1600002A1 (en) Device for memory of frame of digital tv image
SU1583938A1 (en) Buffer memory
SU822298A1 (en) Device for monitoring fixed storage unit
SU1238091A1 (en) Information output device
SU1035825A1 (en) Apparatus for transmitting discrete information
SU489124A1 (en) Device for recording information
SU1319077A1 (en) Storage
SU1589288A1 (en) Device for executing logic operations
SU442471A1 (en) Device for processing and transmitting information
RU1827713C (en) Delay device
SU1656545A1 (en) Device for matching transmitter and receiver of information
SU1462281A1 (en) Function generator
SU530311A1 (en) Multi-channel time interval meter
SU1172065A1 (en) Scanning device
SU882005A1 (en) Channel selection unit for information input device
SU1068983A1 (en) Device for recording digital information
SU942159A1 (en) Storage device
SU412618A1 (en)
SU1575188A1 (en) Device for addressing memory
SU1674392A1 (en) Discrete data transceiver
SU691925A1 (en) Memory device
SU1693629A1 (en) Device for displaying information on tv monitor