Claims (1)
Дл этого в устройство дл изменени частоты следовани импульсов, содержащее счетчик выходньк импульсов и счетчик-регистр пам ти, выходы разр дов которого св заны со входами разр дов делител эталонно частоты, введены коммутатор, дополнительный счетчик-регистр пам ти и дополнительный де литель эталонной частоты, при этом выходы разр дов дополнительного счетчика регистра пам ти подключены к входам разр дов допочнительного делител эталонной частоты, выход которого подключен к. входу вычитани счетчика-регистра пам ти, а счетный вход соединен с выходом коммутатора и счетным входом делител эталонной частоты, выход которого соединен с входом сложени дополнительного счетчика регистра пам ти и чере счетчик выходных импульсов соединен с входом коммутатора, первый вход кото го подключен к входному зажиму и к входам установки счетчика-регистра пам ти, до полиитвльного счетчика-рогистра пам ти и счетчика выходных импульсов, а второй - к зажиму источника эта-юнной частоты. На чертеже представлена структурна .©лектрическа схема устройства дл изменени частоты следовани импульсов. | Устройство дл изменени частоты еледшани импульсе содержит счетчик-регист 1 пам ти, выходы разр дов которого подклю чены к входам разр дов делител Я эталонной частоты, выход которого вл етс выхо дом устройства и соединен с входом;еложени дополнительного счетчика-регистра 3 пам ти и через счетчик 4 выходных им пульсов св зан с входом сброса коммутато ра 5. Выходы разр дов дополнительного сче чика регистра 3 пам ти подключены к входам разр дов дополнительного делител 6 эталонной частоты, выход которого соер-ше с входом вычитани счетчика-регистра 1 па м ти , а его счетный вход | соединен со счетным входом делител 2 эталонной частоты и с выходом коммутатора 5, п -рвый вход которого, вл ющийс .входом установки устройства, соединен с входами установки счетчика-ре г:, стра 1 пам ти дополниуель , ного счетчика-регистра 3 и счетчика 4 выходных импульсов. Второй вход коммутатора 5 вл етс входом :эталонной частоты устройства. Принцип работы устройства заключаетс в следующем. По сигналу установки в счетчиках- регнс pax 1,3 устанавливаютс коды начальных значений коэффициентов делени , в счетчике 4 устанавливаетс код, определ ющий число выходных импульсов, а коммутатор В начинает выдавать импульсы эталонной частоты на входы делителей 2,6. Импульсы поделеннсЛ т шонной частоты с вькода делител 2 поступают на вход сложени дополнительного счетчика-регистра 3, вывь )ва увелвченке записанного в нем кода, вл ющегос коэффициентом делени дополнительного делител 6. В свою очередь, им..ульсы с выхода дсшолнительного делител поступают на вход вычитани счетчикарегистра 1 и вызывают уменьщение записа ного в нем кода, вл ющегос коэффициен .том делени делител 2,. В результате описанного взаимодействи элементов устройства коэффициент делени делител 2 измен етс таким образом, что частота следсжани выходных имп/льсов удет измен тьс от импульса к импульсу по линейно-ступенчатому закону, Действительно, допустим, что в счётчиах-регистрах 1,3 записаны начальные оэффициенты делени «1-- и mi--f -(-l, где 1э - эталонна частота f| - началэное значение частоты ледовани выходных импульсов; АI - заданный дискрет изменени часоты следовани выходных импульсов В результате первый импульс «а выходе елител 2 по витс через период Т.«гТ,., а импульсы на выходе дополнительного делител 6 будет по вл тьс с периодом .Щ, . где rt mj - начальные коэффициенты елени делителей 2, 6 сс ответственно} Тэт - период следоеани импульсов эталонной частоты. Число импульсов, которое поступит на ход вычитани счетчика-регистра 1 пам и за врем Ti будет .равно т; fiVlvT WST5 в результате в счетчике - регистре 1 стансжитс новый коэффициент делени пг«гц-М«-|« - ли после упрощени ng -fjOL . торой импульс 1/а выходе делител 2 по итс уже через период .T..TBT.-f-. Частота, соответствующа этому периоду, удет равна f3«Tf-«fi+&f . Она будет отличатьс от предыдущего значени на заданньй дискрет u.f и т. д. Число выходных импульсов определ етс кодом , записанным в счётчике 4, при предельном заполнении которого на коммутатор 5 выдаетс импульс сброса, по которому прекращаетс выдача импульсов эталонной чао|тоты На делителей 2,6. Таким образом, устройство обладает возможностью формировать импульсы, частоты спедшанн которых измен етс пульса к импульсу по линейно-ступенчатому закону. Формула изобре тени Устройство д, изменени частоты следовани импульсов, содержащее счетчик; выходных импульсов и счетчик-регис 1 р пам ти , выходы разр дов которого св заны с входами разр дов делител эталонной частоты, отлича ющеес тем, что, с целью обеспечени линейно-ступенчатого закона изменени частоты следовани импупьсов , в него ввеоены коммутатор, дополнительный счетчик регистр пам ти и дополнительный делитель эталонной частоты, при этом выходы разр де дополнительного счётчика-регистра пам ти подключены |к вхоаам разр дов дополнительного делител эталонной частоты, выход которого подклю чек к входу вычитани счетчика-регистраTo do this, the device for changing the pulse frequency, containing a pulse output counter and a memory counter-register, whose bit outputs are connected to the inputs of the divider of the reference frequency, introduces a switch, an additional counter-memory register and an additional divider of the reference frequency The outputs of the bits of the additional counter of the register of the memory are connected to the inputs of the bits of the additional divider of the reference frequency, the output of which is connected to the input of the readout of the counter-register of the memory, and the counting the stroke is connected to the switch output and the counting input of the reference frequency divider, the output of which is connected to the addition input of an additional counter of the memory register and the output pulse counter is connected to the input of the switch, the first input of which is connected to the input terminal and to the inputs of the memory counter-register setting , up to a poliitvlny counter-memory roster and counter of output pulses, and the second to the terminal of the source of this frequency. The drawing shows a structural. Electrical diagram of the device for varying the pulse frequency. | The device for changing the frequency of the pulse impulse contains the counter-register 1 of the memory, the outputs of the bits of which are connected to the inputs of the digits of the divider I of the reference frequency, the output of which is the output of the device and connected to the input of the additional counter-register 3 memory and through the counter 4 output pulses are connected to the reset input of the switch 5. The bits of the bits of the additional register register 3 memory are connected to the bits of the bits of the additional divider 6 of the reference frequency, the output of which is co-equal with the input of the subtrac tchika-register 1 m pa ti, and its count input | connected to the counting input of the divider 2 of the reference frequency and to the output of the switch 5, the n-th input of which, which is the input of the device installation, is connected to the installation inputs of the counter-re: 4 output pulses. The second input of the switch 5 is the input: the reference frequency of the device. The principle of operation of the device is as follows. The installation signal in the counters-regns pax 1,3 sets the codes for the initial values of the division factors, in counter 4 sets the code defining the number of output pulses, and switch B starts to give pulses of the reference frequency to the inputs of dividers 2.6. The pulses of the split frequency from the code of the divider 2 are fed to the input of the addition of the additional counter-register 3, output) to the code of the code recorded in it, which is the division factor of the additional divider 6. In turn, the pulses from the output of the additional divider are sent to the input of the subtraction of the register 1 and cause a decrease in the code recorded in it, which is the division ratio of the divisor 2 ,. As a result of the described interaction of the elements of the device, the division factor of divider 2 changes in such a way that the frequency of the output pulses / pulses will change from pulse to pulse according to a linear-step law. Indeed, let us assume that initial coefficients "1-- and mi - f - (- l, where 1e is the reference frequency f | - the start value of the study pulse frequency of the output pulses; AI is the specified discrete change in the output pulse frequency as a result of the output pulse 2 Wits through the period T. "GT, ..., and the pulses at the output of the additional divider 6 will appear with a period. B, where rt mj are the initial coefficients of the cell of the dividers 2, 6 cc responsibly} fiVlvT WST5 as a result, in the counter - register 1, the new division factor pg "Hz-M" - | "- after the simplification of ng -fjOL . The second pulse 1 / a of the output of divider 2 is already after a period .T..TBT.-f-. The frequency corresponding to this period is equal to f3 "Tf-" fi + & f. It will be different from the previous value at the specified discrete uf, and so on. The number of output pulses is determined by the code recorded in the counter 4, which, if filled to the limit, sends a reset pulse to switch 5, which stops the output of reference pulses. Divisors 2 6. Thus, the device has the ability to generate pulses whose speding frequencies vary pulse to pulse linearly-stepwise. Formula Inventory Shadow Device d, a change in the pulse frequency that contains a counter; output pulses and counter-regis 1 p memory, the outputs of the bits of which are connected to the inputs of the bits of the divider of the reference frequency, characterized in that, in order to provide a linear-step law of changing the frequency of impulses, an additional counter is inserted into it a memory register and an additional reference frequency divider, while the output bits of the additional counter-register memory are connected to the bits of the additional dividers of the reference frequency, the output of which is connected to the subtraction input snip-register
пам ти, а счётный вход .соединен с выходом коммутатора и счбтным входом долител эталонной частоты, выход которого соединен с входом сложени дополнительного счетчика-регистра пам ти и через счётчик-выхойных импульсов с.оединен с входом сброса коммутатора, первый вход которого полключан к зажиму и к входам установки счётчика-регистра иам ти, дополнительного счётчик н-регистра пам ти и счётчика выгодных импульсов, а / второй - к зажиму источника эталонной частоты.memory, and the counting input. is connected to the switch output and the input of the reference frequency dowel, the output of which is connected to the addition input of the additional counter-register of the memory and through the counter output pulses s. connected to the reset input of the switch, the first input of which is connected to the terminal and to the inputs of the installation of the counter-register iam ti, the additional counter of the n-register memory and the counter of profitable pulses, and / the second to the terminal of the source of the reference frequency.