SU551703A1 - Ячейка пам ти дл реверсивного сдвигового регистра - Google Patents
Ячейка пам ти дл реверсивного сдвигового регистраInfo
- Publication number
- SU551703A1 SU551703A1 SU2149594A SU2149594A SU551703A1 SU 551703 A1 SU551703 A1 SU 551703A1 SU 2149594 A SU2149594 A SU 2149594A SU 2149594 A SU2149594 A SU 2149594A SU 551703 A1 SU551703 A1 SU 551703A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- core
- memory cell
- winding
- shift register
- windings
- Prior art date
Links
- 230000002441 reversible effect Effects 0.000 title description 5
- 238000004804 winding Methods 0.000 description 30
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Shift Register Type Memory (AREA)
- Read Only Memory (AREA)
- Static Random-Access Memory (AREA)
Description
04) ЯЧЕЙКА ПАМЯТИ ДЛЯ РЕВЕРСИВНОГО СДВИГОВОГО
РЕГИСТРА
Изобретение относитс к области автоматики и вычислительной техники и может быть использовано в устройствах переработки информации.
Известны чейки пам ти сдвиговых регистров, выполненные на тороидальных и разветвленных сердечниках из м eyиaлл с ППГ.с диодами в цеп х св зи. К их недостаткам относ тс : большое количество сердечников на разр д (3-5), что снижает технологичность и надежность регистра; использование цепи тактового питани дл управлени направлением сдвига, что усложн ет тактовый генератор; наличие специальных электроиньк схем управлени сдвигов fij.
Известна также чейка пам ти дл реверсивного сдвигового регистра, содержаща многостержневые сердечники и даоды, выходные обмотки, обмоткн записи, тактовые обмотки, обмотки дл управлени сдвигом и входную обмотку, соединенную со входом чейки пам ти 2.
Недостатком данной схемы вл етс большое колнчество сердечников и большой расход мощности , необходимой дл запрещени переключени двух сердечников в каждом из двзос тактов сдвига.
Целью изобретени вл етс стшженне мощности потребл емой, каждой чейкой регистра.
Поставленна цель достигаетс тем, что первый второй и трет стержни буферного сердечника прошиты трем выходными обмотканш, которые соединены через даоды с выходами чейки пам ти, четвертый стержень буфер1&)го сердечника прошит обмоткой записи, один из стержней информашюнкого сердечника прошит входной обмоткой, первый и второй, первый н третий, и третий стержнЦ ёуферното сердечника прошиты обмотками дл управлени сдвигом, первый, второй и третий стержни буферного н другой стержеиь информационного сердечннка прошиты тактовыми обмотками .
Ш чертеже изображена принципиальна -схема чейкн пам тн.
Она состоит из информационного сердечника 1, буферного сердечника 2 н четырех диодов 3,4,5 и 6.
Входной сигнал поступает через диод 7. На сердечник 1 нанесены следуюише обмотки: тактова 8, входна 9, выходна 10. Сердечник 2 прошит обмоткой записи и обмотками управлени сдвигом 12,13 и 14, тактовой обмоткой 15 н выходными обмотками 16,17 и 18. Выходна обмотка 10 соеднг иена через диод 3 с обмоткой записи 11 сердечника 2. Выходы чейки через диоды 4,5 и 6 соединены с
входами других разр дов регистра. Ииформациоиный сердечник имеет стержли 19,20 и 21, буферный ф-ержни 22 - 26.
Работает регистр следующим образом.
В исходном состо нии поток в сердечнике 1 замкнут по стержн м 19 и 20. сигнал, поступаккций через диод 7 из другого разр да в обмотку 9, перебрасьтает поток в стержень 21 из стержн 20. По вившийс выходной сигнал ка обмотке 10 переписывает 1 в сердечник 2, перебросив поток из стержн 26 в один из стержней 23,24 или 25. Выбор нужного стержн осуществл етс током управлени , поданным в обмотку 12,13 или 14, который запрещает два стержн из трех дл переключени потока. В следующем такте ток в обмотке 15 считьгоает состо ние сердечника 2, вызьша выходной сигнал на одной из выходных обмоток 16,17 и 18, при этом пЬток возвращаетс в исходное состо ние, где он замкнут по стержн м 22 и 26.
Таким образом, за счет применени многостержневых сердечников удаетс уменьшить потребл емую каждой чейкой регистра мощность, атакже упростить цепи управлени сдвигом. За счет использовани балансного принщша управлени удаетс в несколько раз уменьшить мощность управл ющих сигналов по сравнению со способом управлени , известным дл реверсивных регистров на тороидальных сердечниках.
/
Формула и J о б р еiс и и и
Ячейка пам ти дл реверсивного сдвигового регистра, содержаща многостержневые сердсчники , диоды, выходные обмотки, обмоткн записи, тактовые обмоткн, обмотки управлени сдвигом и входную обмотку, соединенную со входом чейки пам ти, отличающа с тем, что, с целью уменьшени потребл емой чейкой пам ти мощности , в ней первый, второй н третий стержни буферного сердечника прошиты трем выходными обмотками, которые соединены через диоды с выходами чейки пам ти, четвертый стержень буферного сердечника прошит обмоткой записи, один из
стержней информационного сердечника прошит входной обмоткой, первый и второй, первый и . третий, второй и третий стержни буферного сердечника прошиты соответственно первой, второй и третьей обмотками дл управлени сдвигом, первый второй и третий стержни буферного сердечника и другой стержень информационного сердечника прошиты тактовыми обмотками.
Источники информации, прин тые во внимание при экспертизе.
1. Авторское свидетельство № 155999, М.Кл G 11-е 19/00, опубл. 1962.
2. Патент США № 3013252, кл. 340-174, опубл. 1961.
/
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2149594A SU551703A1 (ru) | 1975-06-27 | 1975-06-27 | Ячейка пам ти дл реверсивного сдвигового регистра |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2149594A SU551703A1 (ru) | 1975-06-27 | 1975-06-27 | Ячейка пам ти дл реверсивного сдвигового регистра |
Publications (1)
Publication Number | Publication Date |
---|---|
SU551703A1 true SU551703A1 (ru) | 1977-03-25 |
Family
ID=20624462
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU2149594A SU551703A1 (ru) | 1975-06-27 | 1975-06-27 | Ячейка пам ти дл реверсивного сдвигового регистра |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU551703A1 (ru) |
-
1975
- 1975-06-27 SU SU2149594A patent/SU551703A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6141074B2 (ru) | ||
KR860002100A (ko) | 반도체 기억장치 | |
GB847305A (ru) | ||
SU551703A1 (ru) | Ячейка пам ти дл реверсивного сдвигового регистра | |
US3045215A (en) | Electrical control circuits | |
SU1429121A1 (ru) | Устройство дл формировани тестов | |
JPH0237034B2 (ru) | ||
SU602947A1 (ru) | Микропрограммное устройство управлени | |
JP2667702B2 (ja) | ポインタリセット方式 | |
US3126531A (en) | bit pattern | |
US3483536A (en) | Coincident memory device with no separate inhibit or sensing line | |
GB825949A (en) | Means for the transfer of information in circuits incorporating magnetic cores | |
SU124705A1 (ru) | Способ записи и считывани двоичных чисел в запоминающих устройствах и запоминающее устройство дл осуществлени этого способа | |
SU1190517A1 (ru) | Пороговый логический элемент (его варианты) | |
SU126914A1 (ru) | Триггер на ферро-транзисторных чейках | |
SU418899A1 (ru) | ||
JPS60229426A (ja) | プログラマブルロジツクアレイ | |
SU612283A1 (ru) | Посто нное запоминающее устройство | |
SU126663A1 (ru) | Магнитное запоминающее или логическое устройство | |
SU476601A1 (ru) | Устройство сдвига цифровой информации | |
SU532131A1 (ru) | Устройство дл выборки информации из блоков пам ти | |
SU1275538A1 (ru) | Накопитель дл запоминающего устройства | |
SU585547A1 (ru) | Посто нное запоминающее устройство | |
JP2583759B2 (ja) | M系列符号発生装置 | |
SU1325559A1 (ru) | Накопитель дл доменной пам ти |