SU547970A1 - Выходное устройство на мдп транзисторах - Google Patents

Description

(54) ВЫХОДНОЕ УСТРОЙСТВО НА МДП ТРАНЗИСТОР АХ

1

Изобретение относитс  к импульсной технике и может быть использовано в циф ровой вычислительной технике.

Известны схемы выходных устройств на МДИ-трапзисторах, содержащие парафазлый оконечный усилитель, загвор одного из транзисторов св зи с выходом предложенного нарафаз1 ого усили-тел , затвор другого св зан с затвором одного из транзисторов предложенного парафаз шго усилит л  п через тактируемый транзистор с выходом инвертора с тактируемым нагрузочным транзистором, вход которого св зан с выходONi тактируемого транзистора и затвором второго транзисторапередаточно го парафазного усилител  1.

Также известно выходное устройство на МДП-транзисторах, содержащее нарафааный конечный каскад и два динамических повторител , причем вход первого подключе ко входу выходного устройства на МДП-Тра зисторах через гактиру мый передаточный трацзнсто, вход второго - к выходу тактируемог-0 инвертора, вход которого подклюhen ко входу устройства 2.

Известные входные устройства на МДПтранзисторах не обеспечивают получение выходной информации в потенциальной форме.

Цель изобретени  - получение выходной информации в потенциальной форме.

Claims (2)

1. Дл  этого в предлагаемое выходное уоройство на МДП-транзисторах, содержащее парафазньй оконечный каскад и два динамических повторител , причем вход первого подключен ко входу устройства через тактируемый передаточный транзистор, а вход другого - к выходу инвертора, вход которого подключен ко еходу выходного устройства введены дополни1 ел ный инвертор с управл емым нагрузочным транзистором и дополнительный парафааный каскад, первый и второй транзисторы которого подключены затворами соответственно к выходам первого и втрого динамических повторителей, а выход дополнительного парафазного каскада подключен к затвору первого транзистора оконечного парафааного каскадаи ко входу дополнительного инвертора с управл емым нагрузочным транзистором, выход которого подключен к затвору второго транзистора оконечного гтарафазного каскада, а затвор управл емог нагрузочного транзистора - ко входу перво го динамического повторител , при этом ис токи первых транзисторов оконечного и доп кительного парафазных каскадов соединены с обшей шиной. На фиг, 1 дана принципиальна  электрическа  схема вьJXOднoгo устройства на МДП rp.jFroMCTOpax; на фиг, 2 (енна  диагра 1/л тактовых импульсов. Устройство содержит оконечный парафазный каскад на транзисторах 1 и 2, первый динамический повторитель на транзисторе 3и конденсаторе 4, тактируемый передаточный транзистор 5, второй динамический повторитель на транзисторе 6 и конден саторе 7, тактируемый инвертор 8, инвертор с управл емым нагрузочным транзистором на транзисторах 9 и 10. Парафазный каскад на транзисторах 11 и 12, разр дргы транзисторы 13 и 14. Входной сигнал через передаточный тран зистор 5, тактируемый фазой Ф1, поступает .. на вход первого динамического повторител  и через инвертор 8, тактируемый той же фазой, на вход второго динамического повторител . Информаци  на входах повторителей устанавливаетс  до начала фазы Ф2, Во врем  фазы Ф2 информаци  хранитс  на je iKост х запоминающих конденсаторов 4и 7, при этом входы повторителей изолированы за исключением одного случа , а именно при лог.О, на входе второго повторител , ко-торый при этом шунтирован выходным сопро-тивлением инвертора 8, При лог,1 на входе устройства конденсатор 4 и емкость затворов транзисторов 3 и 9 зар жены, конденсатор 7 и емкость затвора транзистора 6 разр жены че рез выходное сопротивление инвертора 8, так как на его выходе устанавливаетс  лог.О. Во врем  фазы Ф2 транзистор 6 закрыт, а транзистор 3 Открыт, Импульсы Ф2 не проход т на затвор транзистора 11 парафазного каскада и транзистор 11 остаетс  закрытым, Трвнзистор 12 открываетс  и обеспечивает разр д емКОстей затворов транзисторо 1О и 2, транзисторы 1О и 2 закрываютс . За счет того, что разр д конденсатора 4 во врем  фазы Ф2 незначителен, напр же- ние/йа нем, т,е, управл ющее напр жение транзистора 3, сохран етс  приблизительно посто нным, что позвол ет зар дить емкост затвора транзистора 12 до уровн  1 импульсов Ф2, равного по величине напр жению источника смещени  ЕТак как потенциал на затворе транзистора 9 при этом оказываетс  выше напр жени  источника Е- на величину напр жени  на конденсаторе 4, то это обеспечивает зар д емкости затвора транзистора 1 до полного напр жени  источника Е . Транзистор 1 открываетс  и на выходе устройства устанавливаетс  состо ние лог,. После окончани  импульса Ф2 происходит разр д емкости затвора транзистора 12 через транзистор 3 на шину фазы Ф2, котора  Б это врем  имеет нулевой потенциал, и транзисторы 12 и 9 закрываютс . Емкость затвора транзистора 1 при этом изолируетс  и напр жение на ней сохран етс  до прихода следуюшего импульса фазы Ф2, транзистор 1 остаетс  открытым, что обеспечивает сохранение на выходе уровн  лог, 1 в промежутке между фазами Ф2, При поступлении на вход сигнала с уровнем лог.О кОЕщенсатор 4 и емкости затворов транзисторов 3 и 9 разр жаютс , а конденсатор 7 и емкость затвора транзистора 6 зар жаютс , на выходе инвертора 8 устанавливаетс  лог. 1, Так как транзистор закрыт, импульсы Ф2 не проход т на затвор транзистора 2, и он остаетс  закрытым, а на затвор транзистора 11 проход т через открытый транзистор 6, Транзистор 11 открываетс  и зар жает затворы транзисторов 10 и 2, емкость затвора транзистора 1 разр жаетс  через открытый транзистор 10, На выходе устанавливаетс  уровень лог.О. После окончани  импульса Ф2 емкость затвора транзистора 11 разр жаетс  через транзистор 6, транзистор 11 закрываетс  и зттравл ющее напр жение транзисторов 10 и 2 запоминаетс  на изолированной емкости затворов этих транзисторов, транзистор 2 остаетс  открытым и уровень лог,О на выходе сохран етс  до следуюшего импульса Ф2, Благодар  полной передаче напр жени  источника Е на затвор выходного транзистора 1 в состо нии лог,1 и благодар  сохранению напр жени  на затворах транзисторов 1 или 2 ( в зависимости от инормации ), после импульса Ф2 достигаетс  низкое выходное сопротивление устройства -течение всего периода тактовых импульсов , что обеспечивает высокую нагрузочную пособность устройства и выдачу информации в потенциальной форме. Устройство имеет, кроме того, /апый урове ь потребле- НИН мощности, благодар  применению перефазных каскадбв и инвертора с управл емы нагрузочным транзистором. Выходное устройство на МДП-транзисто рах более универсально по сравнению с известными и может использоватьс  как в дв так и в четырехфазных динамических систе мах. При использовании устройства в двух фазных системах повышаетс  нагрузочна  способность и снижаетс  мощность потреблени  ; а при использовании в четырехфазных системах благодар  получению выходного сигнала в потенциальной форме расшир етс  возможность применени , так как это позвол ет непосредственно стыковать четырехфазные системы с двухфазными и статическими системами. Формула изобретени  Выходное устройство на МДП-транзис торах, содержащее парафазный оконечиьтй каскад и два динамических повторител , причем вход первого подключен ко вхоДУ устройства через тактируемый передаточный транзистор, вход второго к выходу инвертора, вход которого подключен

   см

   -п. ко входу выходного устройства на МДПгранзисторах . Отличающеес  гем, что, с целью получени  выходной инфбрмации в потенциальной форме, в устройство введены инвертор с управл емым 1агрузочным транзистором и дополнительный парафазный каскад, первый и второй транзисторы которого подключены затвора ми соответственно к выходам первого и второго динамических повторителей, а выход дополнительного парафазного каскада подключён к затвору первого транзистора оконечного парафазного каскада и ко входу дополнительного инвертора с управл емым нагрузочным транзистором, выход которого подк . к затвору второго транзнсг; ра око;течного парафазного каскада, а зат- вс-р управл емого нагрузочного транзистора ко вхэду первого динамического повто- ригел , при э-том истоки первых транзисторов оконечного и дополнительного парафазчых каскадов соединены с общей ииной, Источники информации, прин тые во внимание при экспертизе: 1.Патект США Мд 3675О43, кл. 307-2О7, 04.08.1972.
2. 2.Патевт США № 3575613, кл. 307-251, 20.04.1971 (лрэтЛ-ип).