SU517164A1

SU517164A1 - Pulse counter with controllable conversion factor

Info

Publication number: SU517164A1
Application number: SU2094009A
Authority: SU
Inventors: Альберт Никитович Фойда; Николай Семенович Васильченко
Original assignee: Предприятие П/Я В-8117
Priority date: 1975-01-03
Filing date: 1975-01-03
Publication date: 1976-06-05

Description

(54) СЧЕТЧИК ИМПУЛЬСОВ С УПРАВЛЯЕМЫМ ПЕРЕСЧЕТА КОЭФФИЦИЕНТОМ(54) PULSE COUNTER WITH CONTROLLED RESET COEFFICIENT

мента 4 будет вые окийпотендиал, на выходе элемента 1- низкий потенциал, на выходах элементов 2, 3 - высокий потенциал и на выходе элемента 5- низкий потенциал.Ment 4 will have an optic coolant, the output of element 1 is low potential, the outputs of elements 2, 3 will have high potential and the output of element 5 will be low potential.

При поступлении на вход 16 счетчика первого импульса на выходе элемента 3 по витс отрицательный импульс, который поступает на вход элементов 4 и 5. С выхода элемента 5 счетный импульс положительной пол рности поступает на счетный вход 10 триггера 6 первого разр да и измен ет его состо ние с нулевого на единичное . Второй импульс на входе устанавливает триггер первого разр да в ноль, а триггер второго разр да - в единицу и т.дWhen the first pulse at the output 16 of the element 3 arrives at the input 16, a negative pulse arrives at the input of elements 4 and 5. From the output of element 5, the counting pulse of positive polarity arrives at the counting input 10 of the first discharge trigger 6 and changes its state from zero to one. The second pulse at the input sets the trigger of the first bit to zero, and the trigger of the second bit to one, and so on.

При поступлении на вход счетчика дев того импульса счетчик работает аналогичным образом с одним отличием;после прекращени счетного импульса срабатывает элемент 4, на выходе которого по вл етс низкий потенциал. Этот низкий потенциал блокирует прохождение очередного импульса счета через элемент 3, а также измен ет состо ние элемента 1, на выходе которого по вл етс высокий потенциал.When the ninth pulse arrives at the input of the counter, the counter operates in a similar way with one difference, after the termination of the counting pulse, element 4 is triggered, at the output of which a low potential appears. This low potential blocks the passage of the next counting pulse through element 3, and also changes the state of element 1, at the output of which a high potential appears.

В результате изменени состо ни элементов 1 и 3 дес тый счетный импульс вызывает срабатывание элемента 2, на выходе которого по вл етс импульс отрицательной пол рности, который устанавливает счетчик в нулевое состо ние.As a result of a change in the state of elements 1 and 3, the tenth counting pulse triggers element 2, at the output of which a negative polarity pulse appears, which sets the counter to the zero state.

С прихоаом очередного, одиннадцатого.With the arrival of the next, the eleventh.

импульса работа схемы повтор етс сначала .pulse operation of the circuit is repeated first.

Claims

Invention Formula

A pulse counter with a controlled conversion factor, containing N triggers, the zero inputs of each of the previous ones are connected to the counting inputs of the subsequent ones, the control unit of the conversion factor, consisting of two two-input logic elements AND-NOT, respectively, interconnected, and one of the inputs one of them is fed with an input signal, and its output is connected to the flush trigger reset inputs, and a three-input logical epement of AND-NOT, whose two inputs are connected to the input and output of the first two-input logical element This is NOT-AND, and the output through the logic element is NOT connected to the counting input of the first trigger, characterized in that, in order to simplify and increase reliability, an additional three-input AND-NOT element is introduced into it, whose inputs are connected to the single outputs of the first and last triggers. counter, and the output of the main three-input logic element AND-NOT, the third input of which and the input of one of the two-input elements AND-NOT connected to the output of the additional three-input logic element AND-NOT.